线架与线路层可电性连接至第一芯片3与第二芯片4的控制端。在本实施例中，控制芯片30与第一芯片3上下相邻但放置于不同的容置区内，而第二芯片4则对应放置于两个容置区中。
[0151]如图18A所示，在执行切割步骤时，只在Y方向上沿第一切割线22a执行浅切割步骤，以电性隔绝第一芯片3与第二芯片4的漏极。另外，在X方向与Y方向上皆沿第二切割线21b执行切穿步骤以形成多个封装结构M5。
[0152]综上所述，本发明的有益效果可以在于，在本发明实施例所提供的芯片封装结构的制造方法中，利用导电盖体罩覆芯片后，再将模封胶体注入芯片与导电盖体之间的间隙并进行固化，可使封装结构的尺寸薄化，并且不需要对模塑体进行研磨。另外，在对模塑体执行切割步骤时，可借助于改变切割的位置与切割深度来形成不同的封装结构。
[0153]另外，本发明实施例所提供的封装结构，直接在电极上形成可直接连接于电路板的焊垫，可减少寄生电阻与寄生电感。当本实施例的封装模块应用于电路元件中时，可提升元件运作的效率。本发明实施例的封装结构并具有导电架，可提供较佳的散热效果。
[0154]以上所述仅为本发明的较佳可行实施例，非因此局限本发明的权利要求保护范围，故凡运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求保护范围内。
【主权项】
1.一种扇出晶圆级芯片封装结构的制造方法，其特征在于，所述扇出晶圆级芯片封装结构的制造方法包括: 提供一承载板，具有一承载面，该承载面上形成有一可剥离胶层； 设置多个芯片于该可剥离胶层上，其中每一芯片具有一主动面及一背面，多个所述芯片的多个所述主动面贴附于该可剥离胶层上； 涂布接合胶于多个所述芯片的背面； 提供一导电盖体，具有一底板及位于该底板上的多个分隔板，多个所述分隔板形成多个容置区； 贴附该导电盖体于该承载面上以罩覆多个所述芯片，其中多个所述芯片分别位于多个所述容置区中并以多个所述分隔板相互间隔； 注入一模封胶体于该导电盖体内，以填充多个所述分隔板与多个所述芯片之间的间隙； 执行一固化制作过程，以形成一模塑体； 分离该模塑体与该承载板，其中每一个芯片的主动面位于该模塑体的一第一表面； 形成一线路连接层于该模塑体的该第一表面以连接多个所述芯片；以及 执行一切割步骤，以将该模塑体分离为多个封装结构，其中每一个封装结构具有由该导电盖体切割所形成的一导电架与由该线路连接层切割所形成的一线路层。2.如权利要求1所述的扇出晶圆级芯片封装结构的制造方法，其特征在于，多个所述封装结构的一第一封装结构包括一第一芯片与一第二芯片、一第一导电架与一第一线路层，该第一导电架具有一第一分隔板，位于该第一芯片与该第二芯片之间，该第一芯片与该第二芯片通过该第一导电架与该第一线路层电性连接。3.如权利要求2所述的扇出晶圆级芯片封装结构的制造方法，其特征在于，该第一芯片为一第一功率晶体管，该第二芯片为一第二功率晶体管，该第一线路层具有一上栅极焊垫、一下栅极焊垫、一切换节点焊垫与至少一接地焊垫，其中该上栅极焊垫电性连接至该第一功率晶体管的栅极，该下栅极焊垫电性连接至该第二功率晶体管的栅极，该切换节点焊垫通过该第一导电架电性连接至该第一功率晶体管的源极与该第二功率晶体管的漏极。4.如权利要求1所述的扇出晶圆级芯片封装结构的制造方法，其特征在于，该导电盖体具有一边框，多个所述分隔板与该边框的高度大于多个所述芯片的厚度，且在贴附该导电盖体至该承载面的步骤中，该边框与该分隔板的端面贴附至该可剥离胶层上。5.如权利要求1所述的扇出晶圆级芯片封装结构的制造方法，其特征在于，该导电盖体的背面具有多个切割槽以定义多个所述封装结构的边界。6.如权利要求1所述的扇出晶圆级芯片封装结构的制造方法，其特征在于，该导电盖体的背面包括多个切割记号，且该切割步骤更包括: 依据该切割记号切割该导电盖体的该底板以于每一个所述封装结构的背面形成至少一绝缘槽，该至少一绝缘槽使该导电架被分割为至少两个导电区。7.如权利要求2所述的扇出晶圆级芯片封装结构的制造方法，其特征在于，该第一封装结构还包括一第三芯片，其中该第一芯片与该第二芯片为主动元件，该第三芯片为被动元件，该第一芯片、该第二芯片与该第三芯片通过该第一导电架与该第一线路层相互电性连接。8.如权利要求7所述的扇出晶圆级芯片封装结构的制造方法，其特征在于，该第一芯片与该第二芯片为功率晶体管，该第三芯片为二极管。9.如权利要求2所述的扇出晶圆级芯片封装结构的制造方法，其特征在于，该第一封装结构还包括一控制芯片，通过该第一导电架与该第一线路层电性连接至该第一芯片与该第二芯片的控制端。10.如权利要求9所述的扇出晶圆级芯片封装结构的制造方法，其特征在于，粘接该控制芯片的背面与该第一导电架的接合胶为绝缘胶。11.一种封装结构，适用于一电压转换电路，其特征在于，所述封装结构包括: 一导电架，具有一底部与一第一分隔板以形成一第一容置区与一第二容置区，该第一分隔板位于该第一容置区与该第二容置区之间，该底部分为相互绝缘的一第一导电区与一第二导电区，其中该第一分隔板与该第二导电区电性连接； 一第一功率晶体管，封装于该第一容置区中，该第一功率晶体管的漏极电性连接至该第一导电区； 一第二功率晶体管，封装于该第二容置区中，该第二功率晶体管的漏极电性连接至该第二导电区；以及 一线路层，电性连接该第一功率晶体管的第一主动面与该第二功率晶体管的第二主动面； 其中，该第一分隔板的端面、该第一功率晶体管的第一主动面与该第二功率晶体管的第二主动面共平面，该第一功率晶体管的源极经由该第一分隔板与该第二导电区电性连接至该第二功率晶体管的漏极。12.如权利要求11所述的封装结构，其特征在于，该线路层具有一上栅极焊垫、一下栅极焊垫、一切换节点焊垫与至少一接地焊垫，其中该上栅极焊垫电性连接至该第一功率晶体管的栅极，该下栅极焊垫电性连接至该第二功率晶体管的栅极，该切换节点焊垫通过该第一分隔板与该第二导电区电性连接至该第一功率晶体管的源极与该第二功率晶体管的漏极。13.如权利要求11所述的封装结构，其特征在于，该底部形成有一绝缘槽，位于第一导电区与一第二导电区之间。14.如权利要求11所述的封装结构，其特征在于，还包括一第二分隔板，位于该导电架的一侧，其中该第二分隔板与该第一分隔板形成该第一容置区。15.如权利要求11所述的封装结构，其特征在于，该第一导电区经由一导电胶连接至该第一功率晶体管的背面，该第二导电区经由该导电胶连接至该第二功率晶体管的背面。16.—种封装结构，适用于一电压转换电路，其特征在于，所述封装结构包括: 一导电架，具有一底部与一第一分隔板以形成一第一容置区与一第二容置区，该第一分隔板位于该第一容置区与该第二容置区之间，该底部分为相互绝缘的一第一导电区与一第二导电区，其中该第一分隔板与该第二导电区电性连接； 一第一功率晶体管，封装于该第一容置区中，该第一功率晶体管的漏极电性连接至该第一导电区； 一控制芯片，封装于该第一容置区中，该控制芯片电性绝缘于该第一导电区； 一第二功率晶体管，封装于该第二容置区中，该第一功率晶体管的漏极电性连接至该第二导电区；以及 一线路层，形成于该控制芯片、该第一功率晶体管的一第一主动面与该第二功率晶体管的一第二主动面上以电性连接该控制芯片、该第一功率晶体管与该第二功率晶体管；其中，该第一分隔板的端面、该第一功率晶体管的第一主动面与该第二功率晶体管的第二主动面共平面，该第一分隔板位于该第一功率晶体管与该第二功率晶体管之间，该第一功率晶体管的源极经由该第一分隔板与该第二导电区电性连接至该第二功率晶体管的漏极。
【专利摘要】一种扇出晶圆级芯片封装结构及其制造方法，包括提供一具有可剥离胶层的承载板；将多个芯片贴附于可剥离胶层上；涂布接合胶于各芯片的背面；提供导电盖体罩覆所有芯片，且这些芯片分别以导电盖体中的多个分隔板相互间隔；注入模封胶体于导电盖体内并执行一固化制作过程，以形成模塑体；分离模塑体与承载板，并形成线路连接层于芯片的主动面，以连接这些芯片；之后，执行一切割步骤，以将模塑体分离为多个封装结构。在本发明芯片封装结构的制造方法中，利用导电盖体罩覆芯片后，再将模封胶体注入芯片与导电盖体之间的间隙并进行固化，可控制封装结构的尺寸，因此不需要再对模塑体进行减薄。
【IPC分类】H01L23/31, H01L21/50
【公开号】CN105633027
【申请号】CN201410617786
【发明人】谢智正, 许修文
【申请人】无锡超钰微电子有限公司
【公开日】2016年6月1日
【申请日】2014年11月5日