和250d的半导体裸片204和206，可以调整无腿导电接线柱252的厚度，以改善载流能力，从而适应特定实施方式的需要，而不会大幅影响功率半导体封装200的总高度。而且，由无腿导电接线柱252提供的大表面积允许更高效的开关电流传导。
[0042]转到图3，图3图示根据本申请的一个实施方式的示例性功率半导体封装的平面顶视图。如图3所示，功率半导体封装300包括:半导体裸片304，具有单片形成在其上的功率开关320和驱动器IC 310;半导体裸片306，具有功率开关330;引线框架350，具有非刻蚀区段350a和部分刻蚀区段(例如部分刻蚀区段350e和350f);无腿导电接线柱352;以及基板370。
[0043]在本实施方式中，半导体裸片304上的驱动器IC 310和功率开关320、以及半导体裸片306上的功率开关330可以对应地对应于图1的功率转换器电路100中的半导体裸片104上的驱动器IC 110和功率开关120、以及半导体裸片106上的功率开关130，并且同样地连接。在本实施方式中，具有功率开关320和驱动器IC 310的半导体裸片304、具有功率开关330的半导体裸片306、引线框架350的非刻蚀区段350a以及部分刻蚀区段350e和350f、无腿导电接线柱352、以及基板370可以对应地对应于图2A中的具有功率开关220和驱动器IC210的半导体裸片204、具有功率开关230的半导体裸片206、引线框架250的非刻蚀区段250a以及部分刻蚀区段250e和250f、无腿导电接线柱252、以及基板270。
[0044]对比于其中利用一个或多个键合接线256的图2A中的功率半导体封装200，如图3所示，导电接线柱358被配置为通过半导体裸片304中的一个或多个贯通基板的过孔(图3中未显式示出)将在半导体裸片304底部的功率开关320的功率电极(例如漏电极)电耦合到输入电压(例如，图1中的正输出端子164--Vqut(+:i)。在本实施方式中，导电接线柱358是无腿导电接线柱。在另一实施方式中，导电接线柱358可以包括腿部分。
[0045]如图3所示，由于半导体裸片304和306位于引线框架350的部分刻蚀区段而不是非刻蚀区段上，可以减小功率半导体封装300中的半导体裸片304和306的总高度，使得可以消除常规导电接线柱中采用的腿部分。在本实施方式中，无腿导电接线柱352具有基本上平坦的本体，而没有腿部分。对比于具有附接到非刻蚀引线区段的半导体裸片和具有腿部分的导电接线柱的常规功率半导体封装，本申请的实施方式利用引线框架的至少一个非刻蚀区段(例如非刻蚀区段350a)和(例如与图2B和2C中的部分刻蚀区段250b、250c和250d相似的)部分刻蚀区段以使得半导体裸片(例如半导体裸片304和306)能够使用无腿导电接线柱(例如无腿导电接线柱352)彼此耦合并且耦合到基板(例如基板370)。结果，可以减小功率半导体封装300的总高度，这可以转而减小功率半导体封装300的外形规格。而且，通过采用无腿导电接线柱352以及被配置用于附接到部分刻蚀区段的半导体裸片304和306，可以调整无腿导电接线柱352的厚度以改善载流能力，从而适应特定实施方式的需要，而不会大幅影响功率半导体封装300的总高度。因而，除了别的优点之外，功率半导体封装300还可以实现增加的载流能力以及减小的电阻、外形规格、复杂度和成本(当相比于排他地使用与具有腿部分的导电接线柱组合的非刻蚀引线框架的常规封装技术时)。而且，由无腿导电接线柱352提供的大表面积允许更高效的开关电流传导。附加地，由导电接线柱358提供的大表面积允许更高效的输入电流传导。
[0046]根据上面的描述，明显的是，各种技术可以用于实现本申请中描述的概念，而不脱离那些概念的范围。而且，虽然已经具体参照某些实施方式描述了概念，本领域普通技术人员将认识到，可以在形式和细节方面做出改变，而不脱离那些概念的范围。因此，所描述的实施方式要在所有方面被视为说明性而非限制性的。还应该理解的是，本申请不限于上述特定实施方式，而是许多重排、修改和替换是可能的，而不脱离本公开的范围。
【主权项】
1.一种功率半导体封装，包括: 引线框架，具有部分刻蚀区段和至少一个非刻蚀区段； 第一半导体裸片，具有单片形成在其上的第一功率晶体管和驱动器集成电路(1C); 第二半导体裸片，具有第二功率晶体管； 其中所述第一半导体裸片和所述第二半导体裸片被配置用于附接到所述部分刻蚀区段； 其中所述部分刻蚀区段和所述至少一个非刻蚀区段使得所述第一半导体裸片能够通过无腿导电接线柱耦合到所述第二半导体裸片。2.根据权利要求1所述的功率半导体封装，其中所述第一功率晶体管的功率电极通过所述无腿导电接线柱耦合到所述第二功率晶体管的功率电极。3.根据权利要求1所述的功率半导体封装，其中所述第一功率晶体管是降压转换器中的控制晶体管，并且所述第二功率晶体管是降压转换器中的同步晶体管。4.根据权利要求1所述的功率半导体封装，其中所述第一功率晶体管和所述第二功率晶体管中的至少一个功率晶体管包括硅。5.根据权利要求1所述的功率半导体封装，其中所述第一功率晶体管和所述第二功率晶体管中的至少一个功率晶体管包括氮化镓(GaN)。6.根据权利要求1所述的功率半导体封装，其中所述第一功率晶体管和所述第二功率晶体管中的至少一个功率晶体管是从由场效应晶体管(FET)、绝缘栅双极晶体管(IGBT)和高电子迀移率晶体管(HEMT)组成的组中选择的。7.根据权利要求1所述的功率半导体封装，其中所述无腿导电接线柱包括铜。8.根据权利要求1所述的功率半导体封装，其中所述无腿导电接线柱具有基本上均匀的厚度。9.根据权利要求1所述的功率半导体封装，其中所述无腿导电接线柱具有部分刻蚀部10.根据权利要求1所述的功率半导体封装，其中所述无腿导电接线柱将所述第一半导体裸片和所述第二半导体裸片电耦合到所述引线框架的所述至少一个非刻蚀区段。11.一种功率半导体封装，包括: 引线框架，具有部分刻蚀区段和至少一个非刻蚀区段； 第一半导体裸片，具有第一功率FET; 第二半导体裸片，具有第二功率FET; 其中所述第一半导体裸片和所述第二半导体裸片被配置用于附接到所述部分刻蚀区段； 其中所述部分刻蚀区段和所述至少一个非刻蚀区段使得所述第一半导体裸片能够通过无腿导电接线柱耦合到所述第二半导体裸片。12.根据权利要求11所述的功率半导体封装，进一步包括与所述第一功率FET单片形成在所述第一半导体裸片上的驱动器集成电路(IC)。13.根据权利要求11所述的功率半导体封装，其中所述第一功率FET的源电极通过所述无腿导电接线柱耦合到所述第二功率FET的漏电极。14.根据权利要求11所述的功率半导体封装，其中所述第一功率FET是功率转换器中的控制晶体管，并且所述第二功率FET是功率转换器中的同步晶体管。15.根据权利要求11所述的功率半导体封装，其中所述第一功率FET和所述第二功率FET中的至少一个功率FET包括硅FET或者GaN FET016.根据权利要求11所述的功率半导体封装，其中所述引线框架的所述部分刻蚀区段具有基本上均匀的厚度。17.根据权利要求11所述的功率半导体封装，其中所述无腿导电接线柱包括铜。18.根据权利要求11所述的功率半导体封装，其中所述无腿导电接线柱具有基本上均匀的厚度。19.根据权利要求11所述的功率半导体封装，其中所述无腿导电接线柱具有部分刻蚀部分。20.根据权利要求11所述的功率半导体封装，其中所述无腿导电接线柱将所述第一半导体裸片和所述第二半导体裸片电耦合到所述至少一个非刻蚀区段。
【专利摘要】公开了一种功率半导体封装。该功率半导体封装包括：引线框架，具有部分刻蚀区段和至少一个非刻蚀区段；第一半导体裸片，具有单片形成在其上的第一功率晶体管和驱动器集成电路(IC)；第二半导体裸片，具有第二功率晶体管；其中第一半导体裸片和第二半导体裸片被配置用于附接到部分刻蚀区段，并且其中部分刻蚀区段和至少一个非刻蚀区段使得第一半导体裸片能够通过无腿导电接线柱耦合到第二半导体裸片。
【IPC分类】H01L25/16, H01L23/58, H01L23/31
【公开号】CN105702640
【申请号】CN201510946455
【发明人】曹应山
【申请人】英飞凌科技美国公司
【公开日】2016年6月22日
【申请日】2015年12月16日
【公告号】EP3035384A2, EP3035384A3, US20160172283