印刷电路板结构的制作方法
【专利摘要】印刷电路板结构(21、22)，其包含至少一层绝缘层(10)、至少一层导体层(11、12)，以及至少一个内嵌的构件(1、23?26)，其具有接点焊盘(5)，接点焊盘具有外屏障层(4)，而在该结构中至少两个导体路径/导体层(19、20)是以通路(9；9d、9g、9s)连接至至少两个连接处(8；8d、8g、8s)，而每条通路(9；9d、9g、9s)皆从一导体路径/导体层(11、12)直接通至该构件(1、23–26)的相应连接处(8；8d、8g、8s)的屏障接点层(4；4d、4g、4s)。
【专利说明】
印刷电路板结构
技术领域
[0001]本发明涉及一种印刷电路板结构，其包含至少一层绝缘层、至少一层导体层，以及至少一个内嵌的构件，其具有具外屏障层的接点焊盘;在该印刷电路板结构中至少两个导体路径/导体层以通路被连接至至少两个连接处。
[0002]本发明进一步涉及通过产生从导体层至构件的连接处的通路，将内嵌于印刷电路板结构中的该构件与一导体分段电接触的方法。
【背景技术】
[0003]根据现有技术，构件是被内嵌于导体结构中并通过铜的通路连接至导体的。为了这样，该些构件的接点焊盘具有建于屏障层(特别是镍制的屏障层)上的铜制连接盘。为了避免铜扩散进相邻的层(在本例子中例如扩散进包含例如钛、钛-钨，或铬的粘附层)，上述的屏障层是必须的。在构件为半导体，例如功率MOSFET的情况下，置于粘附层下的是供MOSFET的漏极或栅极的接点，其例如以铝制。
[0004]根据现有技术，在构件的连接处金属连接盘(一般为铜制的)是必须的，以允许以铜的通路将该些连接处妥善连接至该些导体。现已能将电子零件和电子构件造得极之薄，具体地薄至如20μπι这幅度的厚度，但由于这些铜制的连接盘，整个印刷电路板的厚度是相对地厚的。
[0005]本发明的一目的在于创造一种印刷电路板结构或生产这样的一种印刷电路板结构的方法，其中可减低生产成本、即使极之薄的构件也可使用(例如薄至如20μπι这幅度的厚度的构件)，而也不必要使用铜以连接要内嵌的构件。
【发明内容】
[0006]这目的以一种属于前述的那种的印刷电路板达成了，这是在于根据本发明，每条通路皆从一导体路径/导体层直接延续至构件的相应的连接处的屏障接点层。
[0007]本发明有利的结果是简化了印刷电路板结构的生产，该些印刷电路板结构还可被设计为极之薄的。
[0008]在有用的实施方案中，该屏障接点层的物料是选自镍、镍-钒、铂、钯和钴的群组。
[0009]当该屏障接点层的物料是镍则更有利。
[0010]通路包含铜的实施方案是具成本效益的，且技术上易于达成。
[0011]在可靠的变体中，指定将粘附层设置于该屏障接点层之下，其中该粘附层选自钛、钛-钨、和铬的群组是有利的。
[0012]当该构件为功率构件时本发明的优点特别明显，其中该功率构件可为IGBT芯片/MOSFET或功率二极管。
[0013]本发明有利地引伸至该印刷电路板结构至少在某些部分中为柔性的变体。
[0014]该目的亦以一种属于前述的那种的方法达成，这是在于根据本发明，在该些构件的连接处的区域中，在外导体层中产生至少一个开口，该开口延伸至连接处的屏障层，然后产生从该导体路径/导体层直接通至该构件相应的连接处的屏障层的至少一条通路。
[0015]在一有利的变体中，指定为了在表面上和开口中形成铜层，在该印刷电路板结构的至少一侧上执行无电流式的镀铜。
[0016]当该至少一个开口是由激光切割产生的则更有用。
[0017]亦推荐在产生该些通路前将至少一个开口化学清洗。
[0018]在该化学清洗步骤期间将该屏障层的厚度减小是有用的。
[0019]在该方法的一有利变体中指定，在该无电流式镀铜后，将遮罩施加至该印刷电路板结构的该至少一侧，然后进行电解式镀铜，以产生至少一层导体层，然后产生该些通路然后将遮罩移除。以下采用于附图中描示的示例性实施方案说明本发明和额外的优点，在附图中:
【附图说明】
[0020]图1a和Ib是大量放大的截面细节示图，其分别示出根据现有技术和本发明而在印刷电路板中对接点焊盘的电接触；
[0021]图2是作为一示例性构件的一功率MOSFET在内嵌至印刷电路板结构之前和电接触之前的截面示图；
[0022]图3至8各自以印刷电路板结构的截面示图的形式示出本发明的将示于图2中的构件内嵌的一种方法的各步骤；
[0023]图9示出本发明的印刷电路板结构的一变体，其总共具有四个内嵌构件;而
[0024]图9a示出图9的一部分，其对于两个构件具有经改动的通路。
【具体实施方式】
[0025]先参照图1a和Ib;其会解释根据现有技术和根据本发明般将一内嵌构件的接点焊盘电接触的原则上的区别。
[0026]图1a提供构件1(其例如为芯片)的细节示图，其于其表面上具有用于电接触的、例如为铝制的扁平接点2。放在这上面的是接点粘附层3，其例如为钛、钛-钨或铬制的，而这通过置于中间的屏障层4连接至一般包含铜的接点焊盘5。此外，将钝化层6(其一般包含氮化娃)施加至构件I的表面上。
[0027]为了连接印刷电路板结构(于本图未示出，而将于其后示出)内的一般包含铜的导体7或导体层，具体地为了从导体7连接至构件I的连接处8(其包含接点2、粘附层3、屏障层4和接点焊盘5)，提供了通路9，其是电解式地产生的，如下文亦将更详细地解释。因此，导体7和构件I连接处8之间的连接是以“两阶”的铜连接产生的，具体地为通路9和铜接点焊盘5。
[0028]作为对比，图lb(其中对相同的部分采用和图1a相同的参照标号)示出，根据本发明，通路9从导体7直接延续至连接处8的接点焊盘的屏障层4。
[0029]在图2中，作为构件I的一例子，示出了一功率M0SFET，其根据本发明将要被内嵌于印刷电路板结构中，并以平面制程生产以致两边皆具接点。硅质的基质Is(其结构不再更详示)于其底部在漏极连接处Sd方面具有铝制的扁平漏极接点2d、随后有钛制的漏极粘附层3d以及镍制的漏极屏障层4d。于构件I顶侧设有的是栅极连接处Sg方面的铝制的扁平栅极接点2g、在其上设有栅极粘附层3g，最后有栅极屏障层4g;源极连接处8s类似地具有扁平的铝制的源极接点2s、源极粘附层3s，和源极屏障层4s。如图1中已示出，在顶侧亦有氮化硅制的钝化层6。
[0030]这里应注意，“顶”、“底”、“上”、“下”之类的词语主要是相对附图而言的，并旨在简化说明，但并不一定涉及说明的该些部分的任何特定取向或其于生产过程中的取向。
[0031]本发明的一个印刷电路板结构的生产于下文参照图3至8说明，其中在这例子中根据图2的构件的内嵌及电接触是以一印刷电路板构件的一部分作描示。
[0032]在第一步中，根据图3，将构件I嵌入印刷电路板中，其于这例子中包含绝缘层10，其具有上导体层11和下导体层12。该绝缘层10可以是传统的预浸渍层，其基于环氧树脂并具有玻璃纤维作加固，(例=FR 4)或在其它情况中，可为例如具加固或不具加固的聚酰亚胺；导体层则一般是铜膜。一窗口 13设于下导体层12中，其将构件底部和漏极连接处Sd露出。
[0033]在下一步中，如于图4可见，通过将铜从上导体层蚀掉并以激光切割绝缘层10，在顶部创造了两个开口，具体为栅极开口 14和源极开口 15，它们延伸至栅极连接处Sg的栅极屏障层4g以及源极连接处8s的源极屏障层4s。
[0034]在另一步骤中，以印刷电路板的技术领域中已知的孔洞清洗工艺将开口14、15清洗，例如用高锰酸钾作化学清洗，而所有的屏障层4d、4g、4s的厚度皆可通过将屏障层化学溶解而减小。在图5中可见屏障层4d、4g、4s的厚度减小了。在清洗前，该些屏障层4d、4g、4s的厚度为至少I OOnm (可为更厚)，而在清洗步骤中该厚度被减小例如50nm，而对于较厚的屏障层其厚度则可被例如减小上至500nm。
[0035]随后一步的结果示于图6，在该步骤中在顶部底部皆执行无电流式镀铜。这样形成了上铜层16和下铜层17，其中该上铜层16不只覆盖上导体层11，还覆盖开口 14和15的墙壁，以及栅极屏障层4g和源极屏障层4s。该下铜层17也类似地覆盖下导体层12和该一个漏极屏障层4d。
[0036]虽然说明提及的是铜层、铜导体之类的，但这完全不否定可用其它合适的导电物料，例如金和银等。
[0037]参照图7，在下一步中在底侧和顶侧皆执行电解式镀铜，其中不应被镀铜的那些部分以遮罩18覆盖(“反式遮罩”)，在镀铜后将其移除。这“半添加式镀覆”的结果是(相对铜层
16、17)厚的外导体层，具体为结构化了的上导体层19和下导体层20，其中这些导体层与通至构件I的栅极、漏极和源极接点的通路9d、9g和9s是一体的。该些外导体层的总厚度例如处于5至70μπι的范围中。在本例子中，由于该漏极接点可观的长度，所以通至这接点的通路9d几乎不能称为“通路”；实制上，该下导体层只是下陷了一点点，例如小于2μπι。
[0038]在移除了遮罩18后，最后结果是图8中示的印刷电路板结构21，其包括该内嵌的构件I，其电连接至导体层19、20，或更精确地说，该MOSFET的栅极G、源极S和漏极D以及其关联的连接处8g、8s和8d是连接至这些相应地结构化了的导体层19、20。
[0039]图9示出印刷电路板结构22的另一实施方案作为例子，其根据上述方法生产并总共包括四个构件，具体地为第一MOSFET 23 (例如是“高源FET” )、第二MOSFET 24(例如是“低源FET”)、控制芯片25，及电容器26，例如是“多层共烧陶瓷”电容器。在图9中，对和前文的附图相类似的部分采用相同的参照标号，其中亦应注意MOSFET 23和MOSFET 24是以如之前图3至8所示一般同样的方式内嵌于印刷电路板结构22中并连接至上和下的经结构化的导体层19和20，但其中该些栅极和源极连接处是在“下”的而漏极连接处是在“上”的。
[0040]在图9中亦可见上和下导体层19、20之间的两条通路27、28，其中一条通路28产生第一MOSFET 23的源极S和第二MOSFET 24的漏极D之间的连接。在这实施方案中，该些通路从底部导体层20至该些MOSFET的漏极分为三或五条通路9。为了简化说明，在图9中所有从导体层19、20至构件连接处的通路皆被提供参照标号“9”。
[0041 ] 在图9中，控制芯片25被设于MOSFET 24的右方，然后电容器26被设于更右方。
[0042]MOSFET 23和24以及控制芯片25的电极连接处的结构和图1b及图2中所示的一样；因此，从内至外，其包含接点层、接点粘附层，以及屏障层。与之对比，电容器26的两个连接处各于内部设有接点粘附层26-3，随后为接点屏障层26-4。该些粘附层26-3优选地包含铬而该些屏障层26-4优选地包含镍。于图9中示的该印刷电路板结构22可包括额外构件(这里未示出)，例如功率二极管、电阻器和电感器。
[0043]在根据图9a的部分中描绘的一实施例中，为了增加安培载流容量，不但将MOSFET23和24的漏极连接处的整个表面电接触，而是同时将其源极连接处的整个表面电接触，SP是作为MOSFET 23的源极S的三个通路9和MOSFET 24的源极S的五个通路9的替代，设计只设有一条大的通路，其以9 ’标示。
[0044]本发明允许了将印刷电路板结构的厚度保持为非常薄，所以也容易将印刷电路板结构设计为至少在某些部分中是非常柔性的，在这情况下可例如采用聚酰亚胺作为绝缘层的物料。
【主权项】
1.印刷电路板结构(21、22)，其包含至少一层绝缘层(10)、至少一层导体层(11、12)，以及至少一个内嵌的构件(1、23-26)，其具有接点焊盘(5)，接点焊盘具有外屏障层(4)，而在该结构中至少两个导体路径/导体层(19、20)是以通路(9;9d、9g、9s)连接至至少两个连接处(8;8d、8g、8s)， 其特征在于 每条通路(9;9d、9g、9s)皆从一导体路径/导体层(I1、12)直接通至该构件(1、23-26)的相应连接处(8;8d、8g、8s)的屏障接点层(4;4d、4g、4s)。2.如权利要求1所述的印刷电路板结构(21、22)，其特征在于该屏障接点层(4;4(1、48、4s)的物料是选自镍、镍-钒、铂、钯和钴的群组。3.如权利要求2所述的印刷电路板结构(21、22)，其特征在于该屏障接点层(4;4(1、48、4s)的物料是镍。4.如权利要求1至3之任一所述的印刷电路板结构(21、22)，其特征在于该通路(9)包含铜。5.如权利要求1至4之任一所述的印刷电路板结构(21、22)，其特征在于粘附层(3)设置于该屏障接点层(4)之下。6.如权利要求5所述的印刷电路板结构(21、22)，其特征在于该粘附层(3)是选自钛、钛-钨、和铬的群组。7.如权利要求1至6之任一所述的印刷电路板结构(21、22)，其特征在于该构件(1、23、24)是功率构件。8.如权利要求7所述的印刷电路板结构(21、22)，其特征在于该功率构件是IGBT芯片/MOSFET(K23^24) ο9.如权利要求7或8所述的印刷电路板结构(21、22)，其特征在于该构件是功率二极管。10.如权利要求1至9之任一所述的印刷电路板结构(21、22)，其特征在于其被体现为至少在某些部分中是柔性的。11.将内嵌于印刷电路板结构中的构件(1、23- 26)与导体分段电接触的方法，方法是通过产生从导体层至构件的连接处(8;8(1、88、88)的通路(9;9(1、98、98)， 其特征在于， 在构件(1、23-26)的该些连接处(8;8(1、88、88)的区域中，在外导体层(11、12)中产生至少一开口(13、14、15)，该开口延伸至连接处的屏障层(4;4(1、48、48)， 然后产生从该导体路径/导体层(11、12)直接通至该构件(1、23-26)相应的连接处(8;8d、8g、8s)的屏障层(4;4d、4g、4s)的至少一条通路(9;9d、9g、9s)。12.如权利要求11所述的方法，其特征在于，为了在表面上和开口中形成铜层(16、17)，在该印刷电路板结构的至少一侧上执行无电流式的镀铜。13.如权利要求11或12所述的方法，其特征在于该至少一个开口(13、14、15)是由激光切割产生的。14.如权利要求11至13之任一所述的方法，其特征在于在产生该些通路前将至少一个开口(13、14、15)化学清洗。15.如权利要求14所述的方法，其特征在于在该化学清洗步骤期间将该屏障层(4;4d、4g、4s)的厚度减小。16.如权利要求11至15之任一所述的方法，其特征在于，在该无电流式镀铜后，将遮罩(18)施加至该印刷电路板结构的该至少一侧，然后进行电解式镀铜，以产生至少一层导体层(19、20)，然后产生该些通路(9;9d、9g、9s)，然后将遮罩移除。
【文档编号】H05K1/18GK105934823SQ201480074135
【公开日】2016年9月7日
【申请日】2014年10月9日
【发明人】琼妮斯·史塔尔, M·莫里恩兹
【申请人】At&S奥地利科技与系统技术股份公司