6覆盖，以及使所述开口或空腔2被封装材料6及所述芯片3完全填充，请参阅图4 ;
[0110]在该步骤中，还可对封装材料6进行平整化处理。
[0111]其中，封装材料6可以是模塑化合物(Molding Compound)、环氧树脂、或环氧树脂/填料复合物等，其填充到空腔2以及作为一个平坦堆积层而覆盖第一表面11。
[0112](4)去除所述粘接膜5，并将上述电路板I翻转，请参阅图5 ;
[0113](5)在所述电路板的第二表面12、半导体芯片3及与第二表面12共平面的封装材料6表面上覆盖有一层积聚层7，并将半导体芯片电极31上方的积聚层7去除形成开口 71，形成的开口 71方式包括激光打孔、光刻，请参阅图9a-图9b ;
[0114](6)在积聚层开口 71及半导体芯片3的电极31上进行UBM工艺，形成UBM结构8，请参阅图1Oa?1d ；
[0115]其中，所述UBM工艺包括以下步骤:
[0116](a)在半导体芯片3的电极31上化学镀镍，其覆盖所述积聚层开口 71内半导体芯片电极31的全部，镍层81的厚度为5?15 μ m，如图1Oa所示；
[0117](b)在步骤⑴中的镍层81之上溅射沉积Au，Au层82的厚度为0.05?0.2 μ m，如图1Ob所示；
[0118](c)在步骤⑵中的Au层82和积聚层7的开口 71上溅射沉积NiCr或TiW的粘合层83，该粘合层83的厚度为50?lOOnm，如图1Oc所示；
[0119](d)在步骤(3)中的NiCr或TiW的粘合层83上溅射沉积形成Cu层84，铜层84的厚度为0.5?2μπι，如图1Od所示。
[0120](7)在积聚层7上形成第一线路层9，亦可称为RDL (重布线层)，请参阅图11，其形成方法包括干膜压合、曝光图案、显影、镀铜、去膜、铜蚀刻；或者镀铜、干膜压合、曝光图案、显影、铜刻蚀、去膜；
[0121](8)在所述积聚层7以及积聚层7上的第一线路层9上设置焊接掩膜100，以及在覆盖所述积聚层7和积聚层7上的第一线路层9表面的焊接掩膜开口 101中设置焊点阵列102，并使所述焊点阵列102与第一线路层9电连接，请参阅图12a、图12b。其中，焊接掩膜100可通过涂布、光刻，显影，曝光固化和烘烤形成，焊点阵列102通过在第一线路层9上的焊接掩膜100光刻形成孔洞、将球状矩阵(BGA)或触点矩阵(LGA)嵌入相应孔洞形成。
[0122]本实用新型通过UBM结构有效改善带有AlSi电极的半导体芯片3与载板级半导体芯片嵌入式封装工艺的兼容性问题。
[0123]以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种改良的载板级嵌入式半导体封装结构，其特征在于包括: 电路板； 设于所述电路板内的、至少一个用以容置半导体芯片的开口或空腔； 设置于所述开口或空腔内的半导体芯片，所述半导体芯片电极表面至少自所述电路板第二表面露出，并与所述电路板第二表面或所述电路板的最低表面处于同一平面； 封装材料，至少用以覆盖所述电路板第一表面、模块对位标识及填充所述开口或空腔内未被所述半导体芯片占据的空间； 以及，对应设置在所述半导体芯片电极上方的UBM结构。2.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述电路板第一表面设置有模块对位标识，所述模块对位标识表面与电路板第二表面分别对应所述电路板的最高表面与最低表面。3.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述电路板上单位模块区域设有至少一个开口或空腔。4.根据权利要求3所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述单位模块区域内的单个开口或空腔内容置有至少一半导体芯片。5.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述开口或空腔在竖直方向上的最高表面和最低表面分别为所述电路板的最高表面或所述模块对位标识表面和所述电路板的第二表面或其最低表面，而所述开口或空腔在水平方向上的边界为所述电路板在第一表面和第二表面之间的开口或空腔之侧壁，同时所述开口或空腔包括第一空间和第二空间，其中所述第一空间分布在所述电路板的第一表面和第二表面之间，所述第二空间分布在所述电路板的第一表面与所述模块对位标识表面之间，且所述第一空间的侧壁为所述电路板第一表面和第二表面之间的电路板连续截面，而所述第二空间无侧壁。6.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述半导体芯片电极包括铝基金属顶层。7.根据权利要求6所述的改良的载板级嵌入式半导体封装结构，其特征在于，所述半导体芯片电极上的UBM结构包含具有抑制异质金属原子扩散功能的防扩散金属层和具有导电功能的导电金属层的组合，所述防扩散金属层直接覆盖铝基金属顶层，而所述导电金属层则覆盖防扩散金属层。8.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，有至少一积聚层直接覆盖所述电路板第二表面、所述半导体芯片、所述半导体芯片电极上的UBM结构及与第二表面共平面的封装材料表面，所述积聚层在UBM结构表面上方区域设有开□ O9.根据权利要求1所述的改良的载板级嵌入式半导体封装结构，其特征在于，有至少一积聚层直接覆盖电路板的第二表面、半导体芯片及与第二表面共平面的封装材料表面，所述积聚层在半导体芯片电极表面上方区域有开口，且UBM结构位于所述半导体芯片的电极表面上且被限制于积聚层开口内。10.根据权利要求8或9所述的改良的载板级嵌入式半导体封装结构，其特征在于，在所述积聚层表面设有第一线路层，且所述第一线路层经所述积聚层的开口与UBM表面电气连接。11.根据权利要求10所述的改良的载板级嵌入式半导体封装结构，其特征在于，还包括:焊接掩膜，用以覆盖所述积聚层以及积聚层上的第一线路层。12.根据权利要求11所述的改良的载板级嵌入式半导体封装结构，其特征在于，还包括:焊点阵列，其设置在覆盖所述积聚层和积聚层上的第一线路层表面的焊接掩膜开口中并与所述第一线路层电连接，所述焊点阵列包括球栅阵列或触点阵列。
【专利摘要】本实用新型公开了一种改良的载板级嵌入式半导体封装结构，包括：电路板；设于所述电路板内的用以容置半导体芯片的开口或空腔；设置于所述电路板第一表面的模块对位标识；设置于开口或空腔内的半导体芯片，所述半导体芯片的电极表面至少自所述电路板第二表面露出，并与该第二表面或所述电路板的最低表面处于同一平面；封装材料，用以覆盖电路板的第一表面、模块对位标识及填充开口或空腔内未被半导体芯片占据的空间；以及对应设置在所述半导体芯片电极上方的UBM结构。本实用新型能够有效改善带有铝基金属顶层的半导体芯片与载板级半导体芯片嵌入式封装工艺的兼容性问题。
【IPC分类】H01L23/498, H01L23/31, H01L21/56, H01L21/60, H01L21/48
【公开号】CN204927283
【申请号】CN201520601244
【发明人】蔡亲佳
【申请人】蔡亲佳
【公开日】2015年12月30日
【申请日】2015年8月11日