专利名称：电流模式逻辑-互补金属氧化物半导体转换器的制作方法
电流模式逻辑-互补金属氧化物半导体转换器
相关申请的交叉引用
本发明要求于2007年9月4日提交的韩国专利申请 No.10-2007-0089532的优先权，该申请通过引用全部结合于此。
背景技术：
本发明涉及半导体器件，更特别地，涉及用于将电流模式逻辑(CML) 电平信号转换成互补金属氧化物半导体(CMOS)电平信号的CML-CMOS 转换器。更具体地，本发明涉及能够在转换过程中防止占空比变化的 CML-CMOS转换器。
在半导体器件中，CML电平信号通常用作高速信号如时钟信号的输 7W输出(1/0)接口信号。CML电平是指由预定直流(DC)电平或指定 参考确定的平均电平。CML电平信号是在称为CML电平的预定DC电 平周围以预定振幅或预定摆动范围切换的信号。
例如，在用于输A/输出CML电平信号的装置中，当电源电压(VDD) 电平为1.5V且地电压(VSS)电平为0V时，CML电平信号的CML电 平为1.25V且其摆动范围为0.5V。
由于在用于输>^/输出CML电平信号的装置中CML电平信号的摆动 范围与电源电压(VDD)电平和地电压(VSS)电平之间的差相比相对较 小，所以，用于输V输出CML电平信号的装置能够以相对较4氐的电源工 作，并且能够以GHz或几十GHz的极高切换速度工作。
由于用于输V输出CML电平信号的装置同时传递具有不同相位的 两个信号，所以，其对在信号传递时产生的噪声不敏感.但是，由于相对 较小的摆动范围，CML电平信号不能用于根据电压电平来确定数据的逻 辑电平的装置。也就是说，CML电平信号能用于时钟信号，但是不能用 于其它数据信号。
因此，具有相对较大摆动范围的CMOS电平信号被用于用来输入/ 输出数据信号的装置。类似于CML电平，CMOS电平是指由预定DC电
平或特定参考确定的平均电平。CMOS电平信号是在称为CMOS电平的 预定DC电平周围以预定振幅或预定摆动范围切换的信号，
CMOS电平信号在基于参考电平的振幅或摆动范围方面与CML电 平信号不同。
在以上示例中，当CML电平信号的摆动范围大约为0.5V时，CMOS 电平信号主要为全摆动信号，其在输入到装置的电源电压(VDD)与地 电压VSS之间摆动，且因此与CML电平信号相比具有相对较大的摆动 范围。
例如，在上述装置中，当电源电压VDD电平为1.5V且地电压VSS 电平为0V时，CMOS电平信号具有在0.75V的CMOS电平周围的1.5V 的摆动范围。
当然，CMOS电平信号不一定是全摆动信号。但是，由于CMOS电 平主要用于输V输出数据信号，所以，其具有在电压电平发生变化的情 况下足够确切地确定逻辑电平的振幅或摆动范围。
同时，当数据信号从半导体器件，尤其是同步动态随机访问存储器 (SDRAM)输出时，该数据信号通常与时钟同步。类似地，当数据信号 被输入SDRAM时，该数据信号应该与时钟同步。也就是说，如上所述， 在CMOS电平周围摆动的数据信号应与在CML电平周围摆动的时钟信 号同步，以便执行输入或输出操作。
因此，SDRAM的输AJ输出緩冲器包括用于将CML电平信号转换成 CMOS电平信号的CML-CMOS转换器。
图1是用于将CML电平信号转换成CMOS电平信号的常规 CML-CMOS转换器的电路图。参考图1，常规CML-CMOS转换器100 具有通常的OP放大器的结构。
具体而言，CML-CMOS转换器100包括第一 NMOS晶体管Nl、第 二 NMOS晶体管N2、第三NMOS晶体管N3以及第一 PMOS晶体管PI 和第二 PMOS晶体管P2。第一 NMOS晶体管Nl具有接收CML电平信 号CML一S的栅极、连接到驱动节点DN的漏极和连接到公共节点COMN 的源极。、一 NMOS晶体管Nl响应于CML电平信号CML一S控制在驱 动节点DN与公共节点COMN之间流过的电流的量。第二 NMOS晶体管 N2具有接收CML电平反相信号CML一SB的栅极、连接到输出节点 OUT_ND的漏极和连接到公共节点COMN的源极。第二 NMOS晶体管 N2响应于CML电平反相信号CML—SB控制在输出节点OUT一ND与公 共节点C'OMN之间流过的电流的量。第三NMOS晶体管N3具^"接收偏 压BIAS的栅极、连接到公共节点COMN的漏极和连接到地电压(VSS ) 端子的源极。第三NMOS晶体管N3响应于偏压BIAS控制y〉共节点 COMN与地电压VSS端子之间的连接，以将吸收电流(sink current)提 供给公共节点COMN。第一 PMOS晶体管PI和第二 PMOS晶体管P2 以电流镜结构连接在驱动节点DN与输出节点OUT一ND之间，以将源电 流提供给驱动节点DN和输出节点OUT一ND,且同时进行控制，使得相 同量的电5/L^其中流过。
现在，将描述用于将CML电平信号转换成CMOS电平信号的常规 CML-CMOS转换器100的操作。
第一 NMOS晶体管Nl和第二 NMOS晶体管N2分别响应于CML 电平信号CML一S的电平和CML电平反相信号CML_SB的电平来控制 在驱动节点DN与公共节点COMN之间流过的电流的量以及在输出节点 OUT—ND与ziS共节点COMN之间流过的电流的量。CML电平信号 CML一S的电平始终具有与CML电平反相信号CML一SB的电平相反的相 位。因此，当CML电平信号CML一S的电平增加时，CML电平及j目信 号CMI^SB减小。因此，第一NMOS晶体管Nl的驱动力增加，从而增 加在驱^节点DN与7〉共节点COMN之间流过的电流的量，而第二 NMOS晶体管的驱动力减小，从而减小在输出节点OUT一ND与公共节点 COMN之间流过的电流的量。也就是说，驱动节点DN的电压电平减小， 而输出节点OUT—ND的电压电平增加。
另一方面，当CML电平信号CML一S的电平减小时，CML电平反 相信号CML一SB的电平增加。因此，在驱动节点DN与公共节点COMN 之间流过的^流的量减小，而在输出节点OUT一ND与公共节点COMN 之间流过的电流的量增加。也就il说，驱动节点DN的电压电平增加，而 输出节点OUT一ND的电压电平减小。
CML-CMOS转换器100将CML电平信号CML—S放大多达由其内 部晶体管(第一到第三NMOS晶体管Nl、 N2和N3以及第一 PMOS晶 体管PI和第二 PMOS晶体管P2 )的大小所确定的放大率，以输出放大 信号作为CMOS电平信号CMOS_S。
但是，因为CML-CMOS转换器100被提供电源电压VDD和地电压 VSS，所以通过输出节点OUT ND输出的CMOS电平信号CMOS_S的
电平不能偏离电源电压VDD与地电压VSS之间的电平。同时，由于用于 将吸收电流提供给公共节点COMN的第三NMOS晶体管N3的阈值电压 VTH，通过输出节点OUT_ND输出的CMOS电平信号CMOS—S的电平 不能减小到低于地电压VSS电平加上第三NMOS晶体管N3的阈值电压 VTH电平。
也就是说，通过CML-CMOS转换器100的输出节点OUT—ND输出 的CMOS电平信号CMOS一S具有如图2所示的波形。
图2是根据图1的常规CML-CMOS转换器的操作的信号的时序图。
参考图2，在根据常规CML-CMOS转换器100的操作的信号的波形 中，CMOS电平信号CMOS_S未设置在电源电压VDD与地电压VSS之 间的中心，而是向电源电压VDD倾斜。
具体而言，当电源电压VDD电平为1.5V且地电压VSS电平为0V 时，CML电平信号CML_S在1.25V的CML电平周围以0.5V的摆动范 围(即，在1.5V与IV之间)摆动。
当适当调整通it^t大CML电平信号CML—S产生的CMOS电平信 号CMOS_S的放大率时，最大电平达到电源电压VDD 1.5V。但是，最 小电平不fi达到地电压VSS 0V，而是保持在(UV，这是第三NMOS晶 体管N3的阈值电压电平VTH。也就是说，CMOS电平信号CMOS—S在 1.5V与0.3V之间摆动。
因此，从常规CML-CMOS转换器100输出的CMOS电平信号 CMOS_S的CMOS电平为0.9V，这高于0.75V (即VDD/2 )。
但是，从常规CML-CMOS转换器100输出的CMOS电平信号 CMOS—S不用作模拟信号，而是转换成被确定为逻辑"高"或逻辑"低" 的数字i号。也就是说，从CML-CMOS转换器100输出的CMOS电平 信号CMOS一S被输入到把电源电压VDD和地电压VSS用作电源的反相 器，且使用i相器的输出。
反相器通常用于半导体器件中，且包括一个NMOS晶体管和一个 PMOS晶体管。反相器的逻辑确定电平为0.75V,即1.5V的电源电压VDD 与0V地电压VSS之间的差的一半。逻辑确定电平是用于确定输入信号的 哪一个逻辑电平具有逻辑"高"或逻辑"低"的参考电平。例如，当输入 低于逻辑确定电平的电压电平的信号时，输出逻辑"低"电平(等于VSS) 的信号，而当输入高于逻辑确定电平的电压电平的信号时，输出逻辑"高"
电平(等于VDD)的信号。
当在0.9V周围摆动的CMOS电平信号CMOS—S (其为常规 CML一CMOS转换器100的输出信号)被输入到上述反相^时，其占空比
与输入在0.75V周围全摆动的cmos电平信号cmos一s的情;;U目比发生变化。
也就是说，根据常规CML-CMOS转换器100，在用于将CML电平 信号CML_S转换成CMOS电平信号CMOS_S的^Mt期间，CMOS电 平不能对i于电源电压VDD电平与地电压VSS电平之间的差的一半，从 而导致CML电平信号CML—S的占空比变化。
发明内容
本发明的实施例涉及提供一种在用于将CML电平信号转换成 CMOS电平信号的操作期间防止占空比改变以稳定地操作的 CML_CMOS转换器。
根据本发明的一方面，提供一种电流模式逻辑(CML)-互补金属氧 化物半导体(CMOS)转换器，其包括参考电平偏移单元，被配置成接 收在第一参考电平周围摆动的CML信号以i更将摆动参考电平偏移到第二 参考电平；以及放大单元，被配置成放大参考电平偏移单元的输出信号以 便将放大信号作为CMOS信号输出。
才艮据本发明的一方面，提供一种电流模式逻辑(CML)-互补金属氧 化物半导体(CMOS)转换器，其包括第一参考电平偏移单元，被配置 成接收在第 一参考电平周围摆动的正CML信号以便将摆动参考电平偏移 到第二参考电平；第二参考电平偏移单元，被配置成接收在第一参考电平 周围摆动的负CML信号以便将摆动参考电平偏移到第二参考电平；第一 CMOS反相单元，被配置成将第一参考电平偏移单元的输出信号的摆动 范围放大到CMOS电平；第二CMOS反相单元，被配置成将第二参考电 平偏移单元的输出信号的摆动范围放大到CMOS电平，以l更将放大的第 二参考电平偏移单元输出信号作为CMOS信号输出；第一偏置单元，被 配置成响应于第一 CMOS反相单元的输出信号，将源电流提供给第一 CMOS反相单元和第二 CMOS反相单元；以及第二偏置单元，被配置成 响应于第一 CMOS v^相单元的输出信号，将吸收电流4l/映给第一 CMOS 反相单元和第二 CMOS反相单元。
图1是用于将CML电平信号转换成CMOS电平信号的常规 CML-CMOS转换器的电路图。
图2是根据图1的常规CML-CMOS转换器的操作的信号的时序图。
图3是根据本发明实施例的用于将CML电平信号转换成CMOS电 平信号的CML-CMOS转换器的电路图。
图4是依照根据本发明实施例的图3的CML-CMOS转换器的操作 的信号的时序图。
具体实施例方式
在下文中，将参考附图具^S述根据本发明的CML-CMOS转换器。 在附图中，同样的参考数字或参考符号表示同样的元件。
图3是根据本发明实施例的用于将CML电平信号转换成CMOS电 平信号的CML-CMOS转换器的电路图。
参考图3， CML-CMOS转换器300包括第一参考电平偏移单元320、 第二参考电平偏移单元330、第一 CMOS反相单元360、第二CMOS反 相单元370、第一偏置单元380和第二偏置单元3卯。笫一参考电平偏移 单元320接收在第一参考电平周围摆动的正CML信号CML_S以便将摆 动参考电平偏移到第二参考电平。第二参考电平偏移单元330接收在第一 参考电平周围摆动的负CML信号CML_SB以便将摆动参考电平偏移到 第二参考电平。第一 CMOS ^^相单元360将第一参考电平偏移单元320 的输出信号SH一CML的摆动范围放大到CMOS电平。第二 CMOS反相 单元370将第二参考电平偏移单元330的输出信号SH_CMLB的摆动范 围放大到CMOS电平，以便将输出信号SH—CMLB输出为CMOS信号 CMOS一S。第一偏置单元380响应于第一 CMOS反相单元360的输出信 号，将源电流提供给第一 CMOS反相单元360和第二 CMOS反相单元 370。第二偏置单元390响应于第一 CMOS ^J+目单元360的输出信号，将 吸收电流提供给第一 CMOS反相单元360和第二 CMOS反相单元370。
CML-CMOS转换器300进一步包括第一操作控制单元340和第二操 作控制单元350。第一操作控制单元340响应于偏压BIAS控制第一参考
电平偏移单元320的接通/关断操作.第二^Mt控制单元350响应于偏压 BIAS控制第二参考电平偏移单元330的接通/关断INt。
第一参考电平偏移单元320包括第一 NMOS晶体管Nl，该第一 NMOS晶体管Nl具有接收正CML信号CML_S的栅极、连接到电源电 压VDD端子的漏极和连接到第一输出节点OUN1的源极。第一 NMOS 晶体管Nl响应于正CML信号CML一S控制在电源电压VDD端子与第一 输出节点OUN1之间流过的电流的i「。
第二参考电平偏移单元330包括第二 NMOS晶体管N3,该第二 NMOS晶体管N3具有接收负CML信号CML一SB的栅极、连接到电源 电压VDD端子的漏极和连接到第二输出节点OUN2的源极。第二NMOS 晶体管N3响应于负CML信号CML一SB控制在电源电压VDD端子与第 二输出节点OUN2之间流过的电流的量。
第一 CMOS反相单元360包括第一 PMOS晶体管Pl和第三NMOS 晶体管N5。第一 PMOS晶体管PI具有接收第一参考电平偏移单元320 的输出信号SH一CML的栅极、连接到源节点SOURCE一ND的源极以及 连接到偏置控制节点BIAS_ND的漏极。第一 PMOS晶A管PI响应于第 一参考电平偏移单元320的输出信号SH一CML控制在源节点 SOURCE_ND与偏置控制节点BIAS一ND之间流过的电流的量。第三 NMOS晶体管N5具有接收第一参每电平偏移单元320的输出信号 SH一CML的栅极、连接到偏置控制节点BIAS一ND的漏极以及连接到吸 收侖点SINK_ND的源极。第三NMOS晶体管N5响应于第一参考电平偏 移单元320的输出信号SH_CML控制在偏置控制节点BIAS一ND与吸收 节点SINK_ND之间流过的电流的量。
第二 CMOS反相单元370包括第二 PMOS晶体管P2和第四NMOS 晶体管N6。第二 PMOS晶体管P2具有接收第二参考电平偏移单元330 的输出信号SH_CMLB的栅极、连接到源节点SOURCE_ND的源极以及 连接到输出节点OUT_ND的漏极。第二 PMOS晶体管P2响应于第二参 考电平偏移单元330的输出信号SH—CMLB控制在源节点SOURCE一ND 与输出节点OUT—ND之间流过的电流的量。第四NMOS晶体管N6具有 接收第二参考电不偏移单元330的输出信号SH_CMLB的栅极、连接到 输出节点OUT_ND的漏极以及连接到吸收节点SINK一ND的源极。第四 NMOS晶体f N6响应于第二参考电平偏移单元330的输出信号 SH一CMLB控制在输出节点OUT一ND与吸收节点SINK一ND之间流过的 电流的量。
第一偏置单元380包括第三PMOS晶体管P3，该笫三PMOS晶体 管P3具有接收偏置控制节点BIAS—ND的电压的栅极、连接到电源电压 VDD端子的源极以及连接到源节点SOURCE一ND的漏极。第三PMOS 晶体管P3响应于偏置控制节点BIAS一ND的电压，控制在电源电压VDD 端子与源节点SOURCE_ND之间流i￡的电流的量。
第二偏置单元390包括第五NMOS晶体管N7，该笫五NMOS晶体 管N7具有接收偏置控制节点BIAS一ND的电压的栅极、连接到吸收节点 SINK一ND的漏极以及连接到地电压VSS端子的源极。第五NMOS晶体 管N7响应于偏置控制节点BIAS一ND的电压，控制在吸收节点SINK—ND 与地电压VSS端子之间流过的电流的量。
根据本发明实施例的CML-CMOS转换器300的结构可以分类如下。
CML-CMOS转换器300包括参考电平偏移单元(320和330 )，用 于响应于在第一参考电平周围摆动的CML信号CML一S和CML—SB,将 摆动参考电平偏移到第二参考电平；以及放大单元(360、370、380和390 )， 用于放大参考电平偏移单元320和330的输出信号SH_CML和 SH—CMLB的摆动范围，以4更将这些信号输出为CMOS信号CMOS—S。
CML-CMOS转换器300进一步包括用于响应于偏压BIAS控制参考
下面，将描述根据本发明实施例的CML-CMOS转换器300的操作。
在电源电压VDD被提供给半导体器件且保持大于预定电平时，偏压 BIAS始终保持在逻辑"高"。因此，可假定第一参考电平偏移单元320 和第二参考电平偏移单元330始终操作。
第一参考电平偏移单元320包括第一 NMOS晶体管Nl，第一 NMOS 晶体管Nl具有接收正CML信号CML_S的栅极和接收电源电压VDD的 漏极。施加到与第一NMOS晶体管Nl的源极连接的第一输出节点OUN1 的电压电平如以下等式1所示。
等式l
从浓加到第一 NMOS晶体管Nl的栅极的正CML信号CML_S的电 压电平减去第一NMOS晶体管Nl的阈值电压Vi电平而得到的电压电平 为施加到与第一 NMOS晶体管Nl的源极连接的第一输出节点OUN1的
电压电平。
例如，当第一NMOS晶体管Nl的阈值电压Vi电平为0.5V时，正 CML—S的电压电平在L5V的电源电压VDD与1V之间摆动。因此，施 加到;第一 NMOS晶体管Nl的源^U目连的第一输出节点OUN1的电压 电平在IV与0.5V之间摆动。
因此，当施加到第一 NMOS晶体管Nl的栅极的正CML信号CML_S 的电压电平在L25V的CML电平周围的1.5V与1V之间摆动时，施加到 与第一晶体管Nl的源^目连的第一输出节点OUN1的电压电平在0.75V 周围的1V与0.5V之间摆动，0.75V为电源电压VDD电平与地电压VSS 电平之间的差的一半。
也就是说，当具有在1.25V的CML电平周围的0.5V的摆动范围的 正CML信号CML一S输入到第一参考电平偏移单元320时，输出信号 SH一CML保持0.5V的摆动范围，且其参考电平被偏移到0.75V。
第二参考电平偏移单元330具有与第 一参考电平偏移单元320类似的 结构，但是不同之处在于负CML信号CML_SB而不是正CML信号 CML一S被输入到栅极，且源极被连接到第二输i节点OUN2。因为第一 NMOS晶体管Nl的阈值电压VT电平与第二 NMOS晶体管N3的阈值电 压VT电平彼此相等，所以实质操作完全相同。也就是说，当施加到第二 NMOS晶体管N3的栅极的负CML信号CML_SB具有在1.25V的CML 电平周围的0.5V的摆动范围时，施加到与第二NMOS晶体管N3的源极 相连的第二输出节点OUN2的输出信号SH—CMLB的电压电平保持0,5V 的摆动范围，且其参考电平被偏移到0.75V,这与施加到第一输出节点 OUN1的输出信号SH一CML的电压电平类似。
但是，因为正CML信号CML—S与负CML信号CML一SB具有彼此 相反的相位，所以响应于正CML ^号CML一S而从第一参^电平偏移单 元320输出的信号SH一CML与响应于负CML信号CML一SN而从第二参 考电平偏移单元330 ^出的信号SH一CMLB具有彼此相i的相位。
也就是说，当从第一参考电平偏移单元320输出的信号SH_CML的 电压电平为IV时，从第二参考电平偏移单元330输出的信号SH_CMLB 的电压电平为0.5V。另一方面，当从第一参考电平偏移单元320输出的 信号SH一CML的电压电平为0.5V时，从第二参考电平偏移单元330输出 的信号SH一CMLB的电压电平为IV。
在该实施例中，第一 NMOS晶体管Nl和第二 NMOS晶体管N3的 阈值电压VT为0.5V,但是阈值电压VT电平可根据用于制造第一 NMOS 晶体管Nl和第二NMOS晶体管N3的材料的不同而变化。作为替代，在 使用高于1.5V的1.8V的电源电压VDD电平的半导体器件的情况下，通 过适当利用用于第一 NMOS晶体管Nl和第二 NMOS晶体管N3的材料 的特性使得阈值电压电平VT变为0.65V,在1.55V的CML电平周围摆 动的信号可在0.9V的电平周围摆动，0.9V的电平为电源电压VDD电平 与地电压VSS电平之间的差的一半。也就是_说，可在必要时控制第一参 考电平偏移单元320和第二参考电平偏移单元330的参考电平的偏移范 围。
在第一 CMOS反相单元360中，第一 PMOS晶体管PI和第三NMOS 晶体管N5串联连接在源节点SOURCE一ND与吸收节点SINK—ND之间， 从偏置控制节点BIAS_ND(即第一 PMOS晶体管PI与第三NMOS晶体 管N5之间的连接节点)产生输出信号。因此，笫一 CMOS >^相单元360 具有与一^>^相器类似的结构。
类似地，在第二 CMOS反相单元370中，第二PMOS晶体管P2和 第四NMOS晶体管N6串联连接在源节点SOURCE—ND与吸收节点 SINK—ND之间，从输出节点OUT_ND (即第二 PMOS晶体管P2与第四 NMOS晶体管N6之间的连接节点)产生输出信号。因此，第二 CMOS 反相单元370具有与一^^相器类似的结构。
因此，第一 CMOS反相单元360与第二 CMOS反相单元370可执行 相同的操作。但是，尽管从第一 CMOS反相单元360输出且施加到偏置 控制节点BIAS一ND的信号被用于控制第一偏置单元380和第二偏置单元 3卯的操作，但是，从第二 CMOS反相单元370输出且施加到输出节点 OUT一ND的信号为CMOS电平信号CMOS一S，其为CML-CMOS转换 器300的最终结果。
更具体地，施加到偏置节点BIAS一ND的信号的电压电平根据输入到 第一 CMOS反相单元360的第一i考电平偏移单元320的输出信号 SH—CML的电压电平以更高的力(higher force)接通第一 CMOS >^相单元 360的第一PMOS晶体管PI和第三NMOS晶体管N5中的哪一个而变化。
例如，当第一参考电平偏移单元320的输出信号SH_CML的电压电 平为IV时，该电压电平更接近1.5V的电源电压VDD而不是OV的地电 压VSS,从而以更高的力接通第三NMOS晶体管N5而不是第一 PMOS
晶体管Pl。也就是说，施加到偏压节点BIAS_ND的信号的电压电平变 得相对更接近地电压VSS。
施加到偏置节点BIAS_ND的信号被施加到第一偏置单元380的第三 PMOS晶体管P3的栅极和^二偏置单元390的第五NMOS晶体管N7的 栅极。当施加到偏置节点BIAS_ND的信号的电压电平变得相对更接近地 电压VSS时，在第一偏置单元380而不是第二偏置单元390中以更高的 力接通第三PMOS晶体管P3。即，施加到源节点SOURCE_ND的信号 的电压电平增加得相对更多，以变得更接近电源电压VDD电平。
因为输入到第二 CMOS反相单元370的第二参考电平偏移单元330 的输出信号SH一CMLB的电压电平具有与输入到第一 CMOS反相单元 360的第一参考;平偏移单元320的输出信号SH_CML的电压电平相反 的相位，所以第二参考电平偏移单元330的输出;号SH_CMLB的电压 电平为0.5V，从而以更高的力接通笫二 PMOS晶体管P2和第四NMOS 晶体管N6。
但是，因为源节点SOURCE_ND被连接到第二 PMOS晶体管P2的 源极，且施加到源节点SOURCE_ND的信号的电压电平由于第一 CMOS 反相单元360的操作而增加得相^更多，且变成接近电源电压VDD电平 的电平VSUL，所以通过连接到第二 PMOS晶体管P2的漏极的输出节点 OUT_ND而输出的CMOS电平信号CMOS—S具有接近电源电压VDD电 平的电平VSUL。
另外，甚至在第一参考电平偏移单元320的输出信号SH_CML的电 压电平为0V且第二参考电平偏移单元330的输出信号SH_CMLB的电压 电平为IV时，第一反相单元360和第二反相单元370以及第一偏置单元 380和第二偏置单元390的^Mt也与上述操作相同。因此，CMOS电平信 号CMOS_S可通过第二偏置单元390而具有接近地电压VSS电平的电平 VSIX。
也就^I3兌，CMOS电平信号CMOS_S具有与通过笫一参考电平偏移 单元320输入的正CML信号CML一S的摆动范围相比被相对放大的摆动 范围，且在接近电源电压VDD电平的电平VSUL与接近地电压VSS电 平的电平VSLL之间摆动。
提供在第一偏置单元380中用以控制电源电压VDD端子与源节点 SOURCE ND之间流过的电流的量的第三PMOS晶体管P3具有与提供
在第二偏置单元3卯中用以控制地电压VSS端子与吸收节点SINK_ND 之间流过的电流的量的第五NMOS晶体管N7的阈值电压VT电平相*的 阈值电压Vi电平。
源节点SOURCE_ND通过第三PMOS晶体管P3的阈值电压Vi电 平而具有接近电源电压VDD电平的电平VSUL。吸收节点SINK_ND通 过第五NMOS晶体管N7的阈值电压VT电平而具有接近地电压VSS电平 的电平VSLL。电平VSUL与电平VSLL关于电源电压VDD电平与地电 压VSS电平之间的差的一半对称。
也就是说，从第二 CMOS反相单元370输出且在电平VSUL与电平 VSLL之间摆动的CMOS电平信号CMOS_S的CMOS电平对应于电源 电压VDD电平与地电压VSS电平之间的差的一半。
如上所述，从第二 CMOS反相单元370输出的CMOS电平信号 CMOS_S不能在电源电压VDD电平与地电压VSS电平之间完全摆动。 这是因^提供在第一偏置单元380中用以控制在电源电压VDD端子与源 节点SOURCE_ND之间流过的电流的量的第三PMOS晶体管P3和提供 在第二偏置单元390中用以控制在地电压VSS端子与吸收节点SINK_ND 之间流过的电流的量的第五NMOS晶体管N7均保持预定阈值电压VT电 平。当适当调整形成第三PMOS晶体管P3和第五NMOS晶体管N7的 材料的成分以最小化其阈值VT电平时，接近电源电压VDD的电平VSUL 和接近地电压VSS的电平VSLL对于确定数据的逻辑电平的重要性可以 较低'
也就是说，因为根据从第二 CMOS反相单元370输出的用以在电平 VSUL与电平VSLL之间摆动的CMOS电平信号CMOS_S的摆动范围的 电压电平变化比上述逻辑确定电平大得多，所以，CMOS电平信号 CMOS一S可具有足以确切地确定数据的逻辑电平的摆动范围。
图4是依照根据本发明实施例的图3的CML-CMOS转换器的操作 的信号的时序图。
参考图4，在根据CML-CMOS转换器300的信号的波形中，CMOS 电平信号CMOS_S在电源电压VDD与地电压VSS之间的中心VDD/2周 围摆动.
具体而言，当电源电压VDD电平为1.5V且地电压VSS电平为0V 时，CML电平信号CML S的波形在1.25V的CML电平周围以0.5V的
摆动范围摆动，即，如现有技术中所述，在L5V与1V之间摆动。
当CML电平信号CML_S被输入到第一参考电平偏移单元320以便 将1.25V的CML电平偏移至l[0.75V时，第一参考电平偏移单元320的输 出信号SH_CML具有在0.75V周围0.5V的摆动范围，即在IV与0.5V 之间摆动，0.75V为1.5V的电源电压VDD与0V的地电压VSS之间的差 的一半。
第一参考电平偏移单元320的输出信号SH一CML被输入到第一 CMOS反相单元360且被第一偏置单元380和第二偏置单元390放大， 以通过第二 CMOS反相单元370输出为CMOS电平信号CMOS_S。 CMOS电平信号CMOS_S在0.75V周围摆动，但其摆动范围为0.9V， 0.75V为1.5V的电源电压VDD与0V的地电压VSS之间的差的一半。也 就是说，CMOS电平信号CMOS—S在1.2V的电平VSUL与0.3V的电平 VSLL之间摆动。
如在常规CML-CMOS转换器中所述，从CML-CMOS转换器300 输出的CMOS电平信号CMOS_S不用作模拟信号，而是转换为被确定为 逻辑"高"或逻辑"低"的数字信号。用于将模拟信号的CMOS电平信 号CMOS一S转换为数字信号的反相器的逻辑确定电平为电源电压VDD 电平与地S压VSS电平之间的差的一半。
因此，因为从CML-CMOS转换器300输出的CMOS电平信号 CMOS_S的CMOS电平对应于反相器的逻辑确定电平，所以当从 CML-CMOS转换器300输出的CMOS电平信号CMOS一S被输入到^J+目 器时，CMOS电平信号CMOS_S具有与全摆动的CMOS电平信号 CMOS一S被输入到反相器的情;X^目同的占空比。即，在根据本发明实施 例的CML-CMOS转换器300中，CMOS电平信号CMOS_S的占空比不 改变。
如上所述，在将CML电平信号CML一S转换成CMOS电平信号 CMOS_S的操作期间，CMOS电平信号CMOS一S的参考电平可对应于电 源电压VDD电平与地电压VSS电平之间的差的一半，从而防止CMOS 电平信号CMOS_S的占空比改变。即，CML_CMOS转换器可稳定操作。
尽管已参考特定实施例描述了本发明，但对于本领域的技术人员而言 将显而易见，在不脱离权利要求中所限定的本发明的精神及范围的情况 下，可进行各种变化和修改。例如，上述实施例的逻辑门和晶体管的位置
和类型可取决于输入信号的极性而变化。
权利要求
1. 一种电流模式逻辑(CML)-互补金属氧化物半导体(CMOS)转换器，包括:参考电平偏移单元，其被配置成接收在第一参考电平周围摆动的CML信号，以将摆动参考电平偏移到第二参考电平；以及放大单元，其被配置成放大所述参考电平偏移单元的输出信号，以将所放大的信号输出为CMOS信号。
2. 根据权利要求l所述的CML-CMOS转换器，还包括被配置成响元。
3. 根据权利要求1所述的CML-CMOS转换器，其中，所述参考电 平偏移单元包括具有接收所述CML信号的栅极、连接到电源电压端子的 漏极和连接到输出节点的源极的晶体管，以响应于所述CML信号的电压 电平，控制在所述电源电压端子与所述输出节点之间流过的电流的量。
4. 根据权利要求3所述的CML-CMOS转换器，其中，所述第一参 考电平和第二参考电平之间的电压电平差^1根据NMOS晶体管的阈值电 压电平确定的。
5. —种电流模式逻辑(CML)-互补金属氧化物半导体(CMOS) 转换器，包括第一参考电平偏移单元，其被配置成接收在第一参考电平周围摆动的 正CML信号，以便将摆动参考电平偏移到第二参考电平；第二参考电平偏移单元，其被配置成接收在所述第一参考电平周围摆 动的负CML信号，以便将所述摆动参考电平偏移到第二参考电平；第一 CMOS反相单元，其被配置成将所述第一参考电平偏移单元的 输出信号的摆动范围放大到CMOS电平；第二CMOS^jt目单元，被配置成将所述第二参考电平偏移单元的输 出信号的摆动范围放大到CMOS电平，以将所放大的第二参考电平偏移 单元输出信号输出为CMOS信号；第一偏置单元，被配置成响应于所述第一 CMOS >!1相单元的输出信 号，将源电流提供给所述第一 CMOS反相单元和所述第二 CMOS >^相单元；以及第二偏置单元，被配置成响应于所述第一 CMOS反相单元的输出信 号，将吸收电流提供给所述第一 CMOS反相单元和所述第二 CMOS反相 单元。
6. 根据权利要求5所述的CML-CMOS反相器，还包括笫一操作控制单元，其被配置成响应于偏压，控制所述第一参考电平 偏移单元的接通/关断操作；以及第二操作控制单元，其被配置成响应于所述偏压，控制所述第二参考 电平偏移单元的接通/关断^Nt 。
7. 根据权利要求5所述的CML-CMOS反相器，其中，所述第一参 考电平偏移单元包括具有接收所述负CML信号的栅极、连接到电源电压 端子的漏极和连接到第 一输出节点的源极的第 一晶体管，以响应于所施加 的正CML信号的电压电平，控制在所述电源电压端子与所述第一输出节 点之间流过的电流的量。
8. 根据权利要求7所述的CML-CMOS反相器，其中，所述第二参 考电平偏移单元包括具有接收所述负CML信号的栅极、连接到所述电源 电压端子的漏极和连接到笫二输出节点的源极的第二晶体管，以响应于所 施加的负CML信号的电压电平，控制在所述电源电压端子与所述第二输 出节点之间流过的电流的量。
9. 根据权利要求8所述的CML-CMOS反相器，其中，所述第一晶 体管和所述第二晶体管具有相同的阈值电压电平，且所述第一参考电平与 所述第二参考电平之间的电压电平差是根据所述阈值电压电平确定的。
10. 根据权利要求5所述的CML-CMOS反相器，其中，所述第一 CMOS反相单元包括第一晶体管，具有接收所述第一参考电平偏移单元的输出信号的栅 极、连接到源节点的源极和连接到偏置控制节点的漏极，以响应于所述第 一参考电平偏移单元的输出信号，控制在所述源节点和所述偏置控制节点 之间流过的电流的量；以及第二晶体管，具有接收所述第一参考电平偏移单元的输出信号的栅 极、连接到所述偏置控制节点的漏极和连接到吸收节点的源极，以便响应 于所述第一参考电平偏移单元的输出信号，控制在所述偏置控制节点与所 述吸收节点之间流过的电流的量。
11. 根据权利要求10所述的CML-CMOS反相器，其中，所述第二 CMOS反相单元包括第三晶体管，具有接收所述第二参考电平偏移单元的输出信号的栅 极、连接到所述源节点的源极和连接到输出节点的漏极，以响应于所述第 二参考电平偏移单元的输出信号，控制在所述源节点和所述输出节点之间 流过的电流的量；以及第四晶体管，具有接收所述第二参考电平偏移单元的输出信号的栅 极、连接到所述输出节点的漏极和连接到所述吸收节点的源极，以响应于 所述第二参考电平偏移单元的输出信号，控制在所述输出节点与所述吸收 节点之间流过的电流的量。
12. 根据权利要求10所述的CML-CMOS反相器，其中，所述第一 偏置单元包括具有接收所述偏置控制节点的电压的栅极、连接到电源电压 端子的源极和连接到所述源节点的漏极的第三晶体管，以控制在所述电源 电压端子和所述源节点之间流过的电流的量。
13. 根据权利要求10所述的CML-CMOS反相器，其中，所述第二 偏置单元包括具有接收所述偏置控制节点的电压的栅极、连接到所述吸收 节点的漏极和连接到地电压端子的源极的第三晶体管，以控制在所述吸收 节点和所述地电压端子之间流过的电流的量。
全文摘要
一种电流模式逻辑(CML)-互补金属氧化物半导体(CMOS)转换器，在用于将CML电平信号转换成CMOS电平信号的过程中防止占空比变化，以稳定地操作。CML-CMOS转换器包括参考电平偏移单元，其被配置成接收在第一参考电平周围摆动的CML信号，以便将摆动参考电平偏移到第二参考电平；以及放大单元，其被配置成放大所述参考电平偏移单元的输出信号，以便将所放大的信号输出为CMOS信号。
文档编号H03K19/0185GK101383612SQ200810085730
公开日2009年3月11日 申请日期2008年3月13日 优先权日2007年9月4日
发明者权大汉, 金敬勋 申请人:海力士半导体有限公司