技术特征：
技术总结
本发明提供一种基于FPGA的快速时钟恢复电路。所述基于FPGA的快速时钟恢复电路产生多个与输入数据频率相同、相位不同的参考时钟信号，判别出输入数据和所述反馈时钟信号的相位关系，并量化出输入数据和所述反馈时钟信号相位差大小，根据输入数据和反馈时钟信号的相位关系和相位差大小选择输出一路与输入数据相位最接近的参考时钟信号作为恢复时钟信号。本发明能够快速完成时钟信号与输入数据的同步，且时钟恢复过程产生较少毛刺。
技术研发人员：楚存达;王玉章
受保护的技术使用者：研祥智能科技股份有限公司
技术研发日：2016.10.31
技术公布日：2018.05.08