一种便于焊接布局的集成电路的制作方法

本实用新型涉及集成电路领域，尤其涉及一种便于焊接布局的集成电路。

背景技术：

大规模集成电路的设计自动化已经发展了很多年，集成电路自动化工具可以自动地处理芯片的布局布线等一些后端工作，减少人工干预。但是，随着集成电路规模越来越大，片上系统中集成的模块越来越多，使得集成电路的后端设计工作越来越复杂。为了满足性能、面积或其他特殊要求，后端设计人员不得不根据特殊要求手动处理一些位置的布局布线工作，例如：要求将一组走线布置在某一个通道内，或者要求将一组走线布置为一种特殊的形状或图案，如直线、折线、45度走线或其他形状，或者要求一组走线有固定的排列顺序，等等。

另外，在现在的电路板的应用领域越来越广，去电路板变频模块的技术也日益受到关注，在现在的变频电路板中，其CPU信号处理系统工作性能单一，信号处理缓慢，由于其脚位的数量少，处理信号时可能会反馈错误的信息，从而导致了其工作的失误，甚至会使整个电路板烧毁。

技术实现要素：

为了解决上述现有技术中存在的问题，本实用新型提供一种便于焊接布局的集成电路。

本实用新型解决其技术问题所采用的技术方案是：

本实用新型包括处理信息电路、具有二极管和电容的采集信息电路和功能接口。

所述采集信息电路中，各个电容平行布置，且同一极性电极设置朝向相同，各个电容和二极管的负极设置朝向相同，各个电容和二极管的正极设置朝向相同；所述功能接口和采集信息电路分别布置在处理信息电路两侧。

所述处理信息电路包括微处理器TMS320F2812和RISC处理器S3C44BOX，所述微处理器和所述RISC处理器之间通过各自的引脚相互连接。

所述RISC处理器的GND引脚接地，1号引脚和2号引脚均连接于输出电阻放大器RO2，8号引脚连接于输出电阻放大器RO1，剩余的Q0引脚、Q1引脚、Q2引脚、Q3引脚、Q4引脚、Q5引脚、Q6引脚和QT引脚均通过引线与微处理器TMS320F2812连接。

所述微处理器的1号引脚连接GND接地，3号引脚和5号引脚均连接GND接地，4号引脚连接于触发器RS，6号引脚连接于开关S，15号引脚连接于电阻R，16号引脚连接GND接地，7号引脚、8号引脚、9号引脚、10号引脚、11号引脚、12号引脚、13号引脚和14号引脚均通过引线与RISC处理器连接。

所述微处理器和RISC处理器的处理频率不小于1.4GHz。

所述功能接口为USB3.0数据交换接口。

本实用新型和现有技术相比，其优点在于：

采用本实用新型的电路板避免了在焊接电容时导致电极极性搞错，大大节省了人的精力，降低了生产电路板的难度，便于焊接布局。

处理信息电路增加了其工作效率，增强了电路板的工作稳定性，同时提高了其综合工作性能；模块结构简单、稳定性好、数据传送实时性强。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

图1为本实用新型电路板整体结构示意图；

图2为本实用新型处理信息电路图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

本实用新型的集成电路包括处理信息电路3、具有二极管和电容的电路元件的采集信息电路1和功能接口2。

采集信息电路1中，各个电容平行布置，且同一极性电极设置朝向相同，各个电容和二极管的负极设置朝向相同，各个电容和二极管的正极设置朝向相同；所述功能接口2和采集信息电路1分别布置在处理信息电路3两侧。

由此，不管有多少个型号不同的电容，在集成电路设计时，就将所有二极管和电容的同一极性电极设置方向都统一朝向电路板的一边，避免在焊接电容时导致电极极性搞错，大大节省了人的精力，降低了生产电路板的难度，保证了产品的质量。可使该集成电路达到提高组件可靠度以及易于制作的功效，便于焊接布局。

处理信息电路3包括微处理器TMS320F2812和基于ARM7TDMI内核技术的16/32位RISC处理器S3C44BOX，所述微处理器和所述RISC处理器之间通过各自的引脚相互连接。

RISC处理器的GND引脚接地，1号引脚和2号引脚均连接于输出电阻放大器RO2，8号引脚连接于输出电阻放大器RO1，VCC引脚连接于第一电阻R并连接于直流电源，剩余的Q0引脚、Q1引脚、Q2引脚、Q3引脚、Q4引脚、Q5引脚、Q6引脚和QT引脚均通过引线与微处理器TMS320F2812连接。

微处理器的1号引脚连接GND接地，2号引脚连接第二电阻R，3号引脚和5号引脚均连接GND接地，4号引脚连接于触发器RS，6号引脚连接于开关S，15号引脚连接于电阻R，16号引脚连接GND接地，7号引脚、8号引脚、9号引脚、10号引脚、11号引脚、12号引脚、13号引脚和14号引脚均通过引线与RISC处理器连接。

具体实施中，还能够将微处理器的使能端口通过后期添加的RAM使能端口和RISC处理器S3C44BOX的使能端相连接，微处理器的数据交换端口通过后期添加的静态RAM的数据交换端口和RISC处理器S3C44BOX的数据端口连接。

静态RAM采用高速2k×8双端口静态RAMIDT7312，每个端口拥有独立的控制总线、地址总线和I/O总线，该双口RAM允许CPU独立访问内部的任何存储单元，作为微处理器和S3C44BOX的数据交换媒介。

本实用新型的处理信息电路增加了其工作效率，增强了电路板的工作稳定性，同时提高了其综合工作性能；模块结构简单、稳定性好、数据传送实时性强。

尽管已经示出和描述了本实用新型的实施例，本领域的普通技术人员可以理解：在不脱离本实用新型的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由权利要求及其等同物限定。