半导体装置及制法、半导体封装、电子设备及制法、电子仪器的制作方法

专利名称：半导体装置及制法、半导体封装、电子设备及制法、电子仪器的制作方法
技术领域：
本发明涉及半导体装置、半导体封装、电子设备、电子仪器和半导体 装置的制造方法以及电子设备的制造方法，尤其适用于半导体封装等的层 叠结构中。
背景技术：
现有的半导体装置中，为实现半导体芯片的三维安装，例如专利文献 l所公开的那样，有隔着金属球层叠半导体芯片的方法。专利文献1特开平11-307717号公报 但是，在将半导体芯片安装在封装上时，由于半导体芯片和封装之间 的线膨胀系数等不同，封装中产生翘曲。因此，隔着金属球层叠封装的方 法中，封装中产生翘曲后，封装彼此的间隔产生偏差，金属球的接合强度 恶化，出现三维安装时连接可靠性恶化的问题。发明内容因此本发明的目的是提供考虑封装的翘曲并提高三维安装时的连接 可靠性的半导体装置、半导体封装、电子设备、电子仪器和半导体装置的 制造方法以及电子设备的制造方法发明内容为解决上述问题，根据本发明之一的形式的半导体装置，其特征在于， 包括形成了突出电极的接合面积彼此不同的多个第一接合面的第一半导 体封装；分别与上述第一接合面相对向配置、形成了突出电极的接合面积 彼此不同的多个第二接合面的第二半导体封装。由此，可用第一接合面和第二接合面控制突出电极的宽度，可调整第一接合面和第二接合面之间接合的突出电极的粗细。因此，第一半导体封 装和第二半导体封装之间的间隔有偏差的情况下，也可抑制突出电极的打捆(紧束)，可提高第一半导体封装和第二半导体封装之间的连接可靠性。根据本发明之一形式的半导体装置，其特征在于，上述接合面积是接 合上述突出电极的岸面上的绝缘膜的开口面积。由此，通过变更岸面上形成的绝缘膜的开口图案可改变突出电极的接 合面积，不会使制造工序变复杂，可调整第一接合面和第二接合面之间接 合的突出电极的粗细。根据本发明之一形式的半导体装置，其特征在于，上述接合面积从上 述半导体封装的中央部向外周部慢慢变化。由此，第一半导体封装和第二半导体封装中的一方或两方产生翘曲 时，也可抑制突出电极的打捆(紧束)，并可在第一接合面与第二接合面 之间接合突出电极。根据本发明之一形式的半导体装置，其特征在于，随着上述第一半导 体封装和上述第二半导体封装之间的间隔变宽，上述第一接合面的接合面 积和上述第二接合面的接合面积慢慢减小。由此，在第一半导体封装和第二半导体封装之间的间隔宽的区域中，可用第一接合面和第二接合面两面抑制突出电极的变宽，可在第一半导体封装和第二半导体封装之间使突出电极加粗。因此，第一半导体封装和第二半导体封装中之一方或两方产生翘曲时，也可抑制第一半导体封装和第 二半导体封装之间的突出电极的打捆(紧束)，可提高第一半导体封装和第二半导体封装之间的连接可靠性。根据本发明之一形式的半导体装置，其特征在于，与上述多个接合面 分别接合的突出电极的体积实质上相同。由此，第一半导体封装和第二半导体封装中的一方或两方产生翘曲时，也不会变更突出电极的大小，抑制突出电极的打捆(紧束)，不会恶 化生产效率，提高第一半导体封装和第二半导体封装之间的连接可靠性。根据本发明之一形式的半导体装置，其特征在于，包括第一半导体 封装；分别隔着体积彼此不同的多个突出电极层叠在上述第一半导体封装 上的第二半导体封装。由此，可调整第一接合面和第二接合面之间接合的突出电极的粗细， 即使第一半导体封装和第二半导体封装之间的间隔有偏差的情况下，也可 抑制突出电极的打捆(紧束)，可提高第一半导体封装和第二半导体封装 之间的连接可靠性。根据本发明之一形式的半导体装置，其特征在于，上述突出电极的体 积从上述半导体封装的中央部向外周部慢慢变化。由此，第一半导体封装和第二半导体封装中的一方一或两方产生翘曲 时，也抑制突出电极的打捆(紧束)，不会恶化生产效率，并且可连接第 一半导体封装和第二半导体封装。根据本发明之一形式的半导体装置，其特征在于，随着上述第一半导 体封装和上述第二半导体封装之间的间隔变宽，上述突出电极的体积慢慢 增大。由此，在第一半导体封装和第二半导体封装之间的间隔宽的区域中， 可加粗第一半导体封装和第二半导体封装之间的突出电极，第一半导体封 装和第二半导体封装中的一方或两方产生翘曲时，也可抑制第一半导体封 装和第二半导体封装之间的突出电极的打捆(紧束)。根据本发明之一形式的半导体装置，其特征在于，上述突出电极的导 电性膏的量不同。由此，通过调整导电性膏的量可调整第一半导体封装和第二半导体封 装之间的突出电极的粗细，即使第一半导体封装和第二半导体封装之间的 间隔有偏差的情况下，也可抑制制造工序变复杂并抑制突出电极的打捆 (紧束)。根据本发明之一形式的半导体装置，其特征在于，上述第一半导体封 装，包括第一载体基板和倒装片安装在上述第一载体基板上的第一半导体 芯片，而上述第二半导体封装，包括隔着上述突出电极安装在上述第一载体基板上以使之保持在上述第一半导体芯片上的第二载体基板、搭载在上 述第二载体基板上的第二半导体芯片和密封上述第二半导体芯片的密封 件。由此，第一半导体封装和第二半导体封装的种类不同的情况下，也可 抑制高度增大，并且可在第一半导体封装上层叠第二半导体封装，同时第 一半导体封装和第二半导体封装之间的间隔有偏差的情况下，也可抑制突 出电极的打捆(紧束)，可节省空间，并且可以提高第一半导体封装和第 二半导体封装之间的连接可靠性。根据本发明之一形式的半导体装置，其特征在于，上述第一半导体封 装是在上述第一载体基板上倒装片安装上述第一半导体芯片的球栅阵列， 上述第二半导体封装是模压密封上述第二载体基板上搭载的第二半导体 芯片的球栅阵列或芯片尺寸封装。由此，使用通用封装的情况下，抑制突出电极的打捆(紧束)，并且 层叠不同种类封装，不会恶化生产效率，提高不同封装间的连接可靠性。根据本发明之一形式的电子设备，其特征在于，包括形成了突出电 极的接合面积彼此不同的多个第一接合面的第一载体基板；倒装片安装在 上述第一载体基板上的第一电子部件；与上述第一接合面相对向配置、形 成了上述突出电极的接合面积彼此不同的多个第二接合面的第二载体基 板；上述第二载体基板上搭载的第二电子部件；密封上述第二电子部件的 密封件。由此，可在第一载体基板上层叠第二载体基板，并且可从第一载体基 板和第二载体基板两侧抑制突出电极的变宽。因此，抑制接合面积的变动量，并且可调整第一接合面和第二接合面 之间接合的突出电极的粗细，即使在第一载体基板上，在与第二载体基板 之间的间隔有大的偏差的情况下，也可确保必要的接合面积并且抑制突出 电极的打捆(紧束)。根据本发明之一形式的电子仪器，其特征在于，包括第一载体基板; 倒装片安装在上述第一载体基板的第一电子部件；分别隔着体积彼此不同 的多个突出电极安装在上述第一载体基板上，以使之保持在上述第一电子 部件上的第二载体基板；上述第二载体基板上搭载的第二电子部件；密封上述第二电子部件的密封件。由此，可在第一载体基板上层叠第二载体基板，并且可从第一载体基 板和第二载体基板两侧抑制突出电极的变宽。因此，抑制接合面积的变动量，并且可调整第一接合面和第二接合面 之间接合的突出电极的粗细，即使在第一载体基板上，在与第二载体基板 之间的间隔有大的偏差的情况下，也可确保必要的接合面积并且抑制突出 电极的打捆(紧束)。根据本发明之一形式的半导体封装，其特征在于，对应连接于自身封 装上的对方封装的翘曲，改变着接合于自身封装上的突出电极的接合面的 接合面积。由此，对方封装有翘曲时也可在自身封装侧控制突出电极的变宽，可 在自身封装侧调整接合于自身封装的突出电极的粗细，提高封装间的连接 可靠性。根据本发明之一形式的电子仪器，其特征在于，包括形成了突出电 极的接合面积彼此不同的多个第一接合面的第一半导体封装；与上述第一 接合面相对向配置、形成了上述突出电极的接合面积彼此不同的多个第二 接合面的第二半导体封装；已安装上述第二半导体封装的母基板。由此，通过改变突出电极的接合面积可调整第一接合面和第二接合面 之间接合的突出电极的粗细，即使在第一半导体封装和第二半导体封装之 间的间隔有偏差的情况下也可抑制突出电极的打捆(紧束)。根据本发明之一形式的电子仪器，其特征在于，包括第一半导体封 装；分别隔着体积彼此不同的多个突出电极，层叠在上述第一半导体封装上的第二半导体封装；安装了上述第二半导体封装的母基板。由此，通过改变突出电极的体积，可调整第一半导体封装和第二半导 体封装之间的突出电极的粗细，即使在第一半导体封装和第二半导体封装 之间的间隔有偏差的情况下，也可抑制突出电极的打捆(紧束)。根据本发明之一形式的半导体装置的制造方法，其特征在于，包括 在第一半导体封装上设置的第一岸面上的绝缘膜上形成开口面积彼此不同的第一开口部的工序；在第二半导体封装上设置的第二岸面上的绝缘膜 上形成开口面积彼此不同的第二开口部的工序；在形成上述第二开口部的第二岸面上形成突出电极的工序；通过将上述第二岸面上形成的突出电极 接合于上述第一岸面上，在上述第一半导体封装上层叠上述第二半导体封 装的工序。由此，可改变突出电极的接合面积，可控制岸面上的突出电极的变宽。 因此第一半导体封装和第二半导体封装中的一方或两方产生翘曲的情况下，也可抑制突出电极的打捆(紧束)，并且可在第一半导体封装上层叠 第二半导体封装。根据本发明之一形式的半导体装置的制造方法，其特征在于，包括 通过隔着具有掩膜厚度彼此不同的印刷面的印刷掩膜涂布导电材料，在第 一半导体封装上形成厚度不同的导电材料的工序；在第二半导体封装上形成突出电极的工序；隔着上述导电材料将上述第二半导体封装上形成的突出电极接合在上述第一半导体封装，从而在上述第一半导体封装上层叠上 述第二半导体封装的工序。由此，通过将导电材料转印到第一半导体封装上，可调整第一半导体 封装和第二半导体封装之间的突出电极的粗细，即使第一半导体封装和第 二半导体封装中之间的间隔有偏差的情况下，也可抑制制造工序的复杂 化，并且可抑制突出电极的打捆(紧束)。根据本发明之一形式的半导体装置的制造方法，其特征在于，包括 通过控制导电材料的涂布量在第一半导体封装上形成厚度不同的导电材 料的工序；在第二半导体封装上形成突出电极的工序；隔着上述导电材料 将上述第二半导体封装上形成的突出电极接合在上述第一半导体封装，从 而在上述第一半导体封装上层叠上述第二半导体封装的工序。由此，通过调整导电性膏的涂布量可调整第一半导体封装和第二半导 体封装之间的突出电极的粗细，即使第一半导体封装和第二半导体封装中 之间的间隔有偏差的情况下，也可抑制制造工序的复杂化，并且可抑制突 出电极的打捆(紧束)。根据本发明之一形式的电子设备的制造方法，其特征在于，包括在 第一载体基板上设置的第一岸面上的绝缘膜上形成开口面积不同的第一 开口部的工序；在上述第一载体基板上安装第一电子部件的工序；在第二 载体基板上设置的第二岸面上的绝缘膜上形成开口面积不同的第二开口部的工序；在上述第二载体基板上安装第二电子部件的工序；在形成了上 述第二开口部的第二岸面上形成突出电极的工序；通过将上述第二岸面上 形成的突出电极接合于上述第一岸面上，在上述第一载体基板上层叠上述 第二载体基板的工序。由此，可改变突出电极的接合面积，即使在第一载体基板和第二载体 基板中的一方或两方产生翘曲的情况下，也可抑制突出电极的打捆(紧 束)，并且可在第一载体基板上层叠第二载体基板。根据本发明之一形式的电子设备的制造方法，其特征在于，包括在第一载体基板上安装第一电子部件的工序；通过隔着具有掩膜厚度不同的印刷面的印刷掩膜涂布导电材料，在上述第一载体基板上形成厚度不同的导电材料的工序；在第二载体基板上安装第二电子部件的工序；在安装了 第二电子部件的第二载体基板上形成突出电极的工序；隔着上述导电材料 将上述第二载体基板上形成的突出电极接合在上述第一载体基板，从而在 上述第一载体基板上层叠上述第二载体基板的工序。由此，通过将导电材料转印到第一载体基板上，可调整第一载体基板 和第二载体基板之间的突出电极的粗细，即使在第一载体基板和第二载体 基板之间的间隔有偏差的情况下，也可抑制制造工序变复杂并抑制突出电 极的打捆(紧束)。另外，根据本发明之一形式的电子设备的制造方法，其特征在于，包 括在第一载体基板上安装第一电子部件的工序；通过控制导电材料的涂 布量，在上述第一载体基板上形成厚度不同的导电材料的工序；在第二载 体基板上安装第二电子部件的工序；在安装上述第二电子部件的第二载体 基板上形成突出电极的工序；隔着上述导电材料将在上述第二载体基板上 形成的突出电极接合在上述第一载体基板，从而在上述第一载体基板上层 叠上述第二载体基板的工序。由此，通过调整导电性膏的涂布量，可调整第一载体基板和第二载体 基板之间的突出电极的粗细，即使在第一载体基板和第二载体基板之间的 间隔有偏差的情况下，也可抑制制造工序的复杂化，并抑制突出电极的打捆(紧束)。


图1是表示第1实施方式的半导体装置的结构的截面图；图2是表示图1的半导体装置的制造方法的截面图； 图3是表示第2实施方式的半导体装置的结构的截面图； 图4是表示第3实施方式的半导体装置的制造方法的截面图； 图5是表示第3实施方式的半导体装置的制造方法的截面图； 图6是表示第4实施方式的半导体装置的制造方法的截面图； 图7是表示第5实施方式的半导体装置的简要结构的截面图。 图中，11、 21、 31、 41、 51、 81、 91、 211 —载体基板，12、 13、 22、 23、 42、 43、 52、 53、 82、 83、 92、 93、 212、 223 —绝缘膜，12、 13a 13c、 22a、 22b、 42a、 43a 43c、 52a、 52b、 82a、 83a、 83b、 92a、 92b、 112、 113a、 113b、 214、 215a、 215b、 226a、 226b-开口部，44a、 44b、 44c、 45a、 45b、 45c、 54a、 54b、 55、 72、 84、 85a、 85b、 85c、 94a、 94b、 95、 214、 215a、 215b、 225a、 225b-岸面，16、 26a、 26b、 46、 56a、 56b、 86、 96a、 96b、 216、 221 —半导体芯片，17、 19、 29a、 29b、 47、 49a、 49b、 49c、 59a、 5%、 87、 99a、 99b、 101a、 101b、 102、 217、 219、 227a、 227b —突出电极，18、 48、 88、 21各向异性导电膜，27a、 27b、 57a、 57b、 97a、 97b—粘接层，28a、 28b、 58a、 58b、 98a、 98b —导电性引线，30、 60、 100 —密封树脂，71 —母基板，89、 89a、 89b —导电性膏，lll一印刷 掩膜，114一橡皮滚(squeegee) ， 121 —分散器，222—电极垫片，224 — 应力缓和层，225 —再配置配线，226—焊料抗蚀剂膜，PKll、 PK12、 PK21、 PK22、 PK31、 PK32、 PK41、 PK42 —半导体封装具体实施方式
下面参考

本发明的实施方式的半导体装置、电子设备和它们 的制造方法。图1是表示本发明的第1实施方式的半导体装置的结构的截面图。 该第1实施方式改变接合突出电极29a， 29b的半导体封装PKll， PK12 的双方开口部13a， 13b和开口部22a， 22b的开口直径的。在图1中，半导体封装PK11上设有载体基板11。并且载体基板11的里面上设有为配置突出电极19的岸面14。并且，设置岸面14的载体基板11的里面上形成焊料抗蚀剂等的绝缘膜12，绝缘膜12上设置使岸 面14的表面露出的开口部12a。另一方面，载体基板11的表面上分别设有用于分别配置突出电极 29a, 29b的岸面15a, 15b，同时设置配置突出电极17的岸面15c。并且， 设置岸面15a 15c的载体基板11的表面上形成焊料抗蚀剂等的绝缘膜 13，绝缘膜13上分别设置使岸面15a 15c的表面露出的开口部13a 13c。这里对应突出电极29a， 29b分别设置的开口部13a， 13b的开口直径可 以设定为例如从载体基板11的中央部向外周部慢慢减小。并且载体基板11上倒装片安装半导体芯片16，半导体芯片16上设 有用于倒装片安装的突出电极17。并且，半导体芯片16上设置的突出电 极17隔着各向异性导电片18ACF(各向异性导电膜)接合于岸面15c上。 载体基板11的里面上设置的岸面14上设有用于将载体基板11安装在母 基板上的突出电极19。另一方面，半导体封装PK12上设置载体基板21。并且载体基板21 的里面上设置分别配置突出电极29a, 29b的岸面24a, 24b。并且设置岸面 24a， 24b的载体基板21的里面上形成焊料抗蚀剂等的绝缘膜22，绝缘膜 22上分别设有使岸面24a， 24b的表面露出的开口部22a， 22b。这里对应突出电极29a， 2%分别设置的开口部22a， 22b的开口直径可 以设定为例如从载体基板21的中央部向外周部慢慢减小。另一方面，载体基板11的表面上设有用于引线接合连接的岸面25。 并且设置岸面25的载体基板21的表面上形成焊料抗蚀剂等的绝缘膜23， 绝缘膜23上分别设有使岸面25的表面露出的开口部23a。并且载体基板21上隔着粘接层27a倒装片安装半导体芯片26a，半 导体芯片26a按隔着导电性线28a引线接合连接在岸面25。另外，半导 体芯片26a上避开导电性线28a倒装片安装半导体芯片26b，半导体芯片 26b隔着粘接层27b固定在半导体芯片26a上，同时隔着导电性线28b引 线接合连接在岸面25。作为导电性线28a， 28b可使用例如Au线、A1线等。载体基板21的里面上设置的岸面24a， 24b上，以将载体基板21保持 在半导体芯片16上的形态、分别设有将载体基板21安装在载体基板11上用的突出电极29a，29b。这里，使突出电极29a,29b避开半导体芯片16 的搭在区域来配置，例如可将突出电极29a， 2%配置在载体基板21的里 面的周围。半导体芯片26a， 26b的安装面侧的载体基板21的整个一面上设置密 封树脂30，由该密封树脂30密封半导体芯片26a, 26b。密封树脂30密封 半导体芯片26a， 26b的情况下，可通过使用环氧树脂等的热固化树脂的模 压成型等进行。这里，由于载体基板11和半导体芯片16等的线膨胀系数不同，半导 体封装PK11向下侧翘曲，由于载体基板21和密封树脂30等的线膨胀系 数不同，半导体封装PK12向上侧翘曲。并且，例如半导体封装PKll向下侧翘曲、半导体封装PK12向上侧翘 曲的状态下，通过分别将突出电极29a，29b接合在载体基板11上设置的 岸面15a, 15b，可以将载体基板21安装在载体基板11上。这里，对应突出电极29a， 29b的下面分别设置的开口部13a， 13b的开 口直径和对应突出电极29a，29b的上面分别设置的开口部22a，22b的开 口直径双方设定为从载体基板11， 21的中央部向外周部分别减小，使得可 从层叠的载体基板11, 21的两侧控制突出电极29a， 2%的变宽。因此，可抑制突出电极29a,29b的接合面积，并且调整岸面15a， 15b 和岸面24a，24b之间分别接合的突出电极29a，29b的粗细，在载体基板 11, 21的翘曲大的情况下，也可确保突出电极29a， 29b的必要的接合面积， 并且可抑制突出电极29a，29b的打捆(紧束)。另外，通过改变开口部13a, 13b的开口直径和开口部22a， 22b的开口 直径双方，在载体基板11,21的翘曲大的情况下，也可不改变突出电极 29a，29b的体积，抑制突出电极29a，29b的打捆(紧束)。因此抑制在载 体基板21上形成突出电极29a, 2%时的制造效率的恶化，并且提高载体 基板11，21之间的连接可靠性。例如用焊锡球构成突出电极29a， 29b的情况下的球直径都为。0. 3mm, 载体基板21的翘曲为80微米。并且，载体基板ll的开口部13a，13b的 开口直径为00. 3mm，是一定的，载体基板21的中央部的开口部24b的 开口直径为。0. 28腿，此时载体基板21的中央部的安装高度为0. 205,。此时，为将载体基板21的端部的安装高度设为0.285mm，需要载体基板 21的开口部24a的开口直径为00. 05mm。因此，开口部24a的开口直径 变得非常小，突出电极29a和岸面24a的接合面积过小，使得突出电极 29a和岸面24a的接合强度不足。另一方面，载体基板11的中央部的开口部13b的开口直径维持 00. 3誦、载体基板11的端部的开口部13a的开口直径小至。0. 28mm时， 载体基板21的端部的开口部24a的开口直径可以为cD0.25腿。因此防止 开口部24a的开口直径过小，可以确保必要的安装高度。另外，作为载体基板11,21，例如可使用两面基板、多层配线基板、 叠放基板、带基板或膜基板等，作为载体基板11，21的材质，可使用例如 聚酰胺树脂、玻璃环氧树脂、BT树脂、？和环氧树脂的复合物或陶瓷等。 作为突出电极16,19, 29a,29b，可使用例如Au块、由焊锡材料等覆盖的 Cu块，Ni块或焊锡球等。尤其作为突出电极29a， 2%可使用焊锡球或导电 性膏等。为了将载体基板21安装在载体基板11上，说明了将突出电极 29a， 2%设置在载体基板21侧的方法，但也可以在载体基板11侧设置突 出电极29a， 2%。上述实施方式中，说明了通过ACF接合在载体基板11上安装半导体 芯片16的方法，但可使用NCF(非导电膜)接合、ACP(各向异性导电膏)接 合、NCP(非导电膏)接合等的其他压接接合，可使用焊锡接合、合金接合 等的金属接合。另外，说明了在将半导体芯片26a,26b安装在载体基板 21上时使用了引线接合连接的方法，但可将半导体芯片26a，26b倒装片 安装在载体基板21上。另外，上述实施方式中，说明了在载体基板ll上 安装1个半导体芯片16的方法的例子，但载体基板11上可安装多个半导 体芯片。载体基板11和载体基板21之间的间隙根据需要可注入树脂。上 述实施方式中，表示出在载体基板11上倒装片安装半导体芯片16的例子， 但也可以正片安装(未示出)。此时，半导体芯片16可被密封。此时，载 体基板11的密封半导体芯片16的部分向下凸出变形，未密封的部分向上 凸出变形。另外，上述实施方式中以下侧的载体基板11向下侧翘曲，上侧的载 体基板21向上侧翘曲的情况为例进行说明，但下侧的载体基板11不翘曲、上侧的载体基板21向上侧翘曲的情况下，下侧的载体基板U向下侧翘曲 的情况下，两个载体基板11, 21向下侧翘曲并且上侧的载体基板21翘曲 大的情况下也同样适用。另外，下侧的载体基板ll向上侧翘曲，上侧的载体基板21向下侧翘 曲的情况下，下侧的载体基板11没有翘曲、上侧的载体基板21向下侧翘 曲的情况下，上侧的载体基板21没有翘曲下侧的载体基板11向上侧翘曲 的情况下，双方载体基板11,21向下侧翘曲并且上侧的载体基板11翘曲 大的情况下，双方载体基板11，21向上侧翘曲，并且下侧的载体基板21 翘曲大的情况下也适用。这些情况下，对应突出电极29a,29b的下面分别 设置的开口部13a， 13b的开口直径和对应突出电极29a, 2%的上面分别设 置的开口部22a， 22b的开口直径双方可设定为从载体基板ll，21的中央部向外周部分别增大。图2是表示图1的半导体装置的制造方法的截面图。图2 (a)中，半导体封装PKll向下侧翘曲，半导体封装PK21向上 侧翘曲。并且，半导体封装PK11上层叠半导体封装PK12的情况下，在载 体基板22的岸面24a， 24b上分别形成突出电极29a, 29b。这里，作为突 出电极29a， 2%例如使用焊锡球的情况下，实际上可将球的直径设定得相 等(即在制造误差的范围内)。接着如图2 (b)所示，将形成了突出电极29a, 29b的半导体封装PK12 安装在半导体封装PK11上，通过回流处理分别将突出电极29a， 2%接合 在岸面15a， 15b和岸面24a， 24b上。这里分别对应突出电极29a， 2%的下面设置的开口部13a， 13b的开口 直径和开口部22a， 22b的开口直径双方设定为，分别从载体基板11, 21的 中央部向外周部减小，使得将球径相等的焊锡球用作突出电极29a， 2%的 情况下也可抑制突出电极29a，29b的打捆(紧束)，并且可使载体基板21 的安装高度对应载体基板11, 21的翘曲。接着如图2 (c)所示，在载体基板11的里面上设置的岸面14上形 成用于将载体基板11安装在母基板上的突出电极19。图3是表示本发明的第2实施方式的半导体装置的结构的截面图。 该第2实施方式在分别变化接合突出电极59a,59b的半导体封装PK21, PK22双方的开口部43a， 43b和开口部52a， 52b的开口直径的同时， 改变接合突出电极49a 49c的半导体封装PK21的开口部42a 42c的开 口直径。图3中，半导体封装PK21上设有载体基板41。并且载体基板41的 里面上设有用于配置突出电极49a 49c的岸面44a 44c。并且设置岸面 44a 44c的载体基板41的里面上形成焊料抗蚀剂等的绝缘膜42，在绝缘 膜42上设置分别使岸面44a 44c的表面露出的开口部42a 44c。这里，分别对应突出电极49a 49c设置的开口部42a 44c的开口直 径可设定为例如从载体基板41的中央部向外周部慢慢增大。另一方面，载体基板41的表面上分别设有用于分别配置突出电极 59a， 5%的岸面45a, 45b的同时，设有用于配置突出电极47的岸面45c。 并且，设置岸面45a， 45b， 45c的载体基板41的表面上形成焊料抗蚀剂等 的绝缘膜43，在绝缘膜43上分别设置使岸面45a 45c的表面露出的幵 口部43a 43c。这里，分别对应突出电极59a， 59b设置的开口部43a， 43b的开口直径 可设定为例如从载体基板41的中央部向外周部慢慢减小。并且，载体基板41上倒装片安装半导体芯片46，在半导体芯片46 上设有用于倒装片安装的突出电极47。并且半导体芯片43上设置的突出 电极47隔着各向异性导电膜48ACF接合于岸面45c上。在载体基板41的 里面上设置的岸面44a 44c上设有用于将载体基板41安装在母基板71 上的突出电极49a 49c。另一方面，半导体封装PK22上设有载体基板51。并且载体基板51 的里面上分别设有用于分别配置突出电极59a， 59b的岸面54a， 54b。并且 设置岸面54a， 54b的载体基板51的里面上形成焊料抗蚀剂等的绝缘膜52， 在绝缘膜52上分别设有使岸面54a, 54b的表面露出的开口部52a， 52b。这里，对应突出电极59a， 59b设置的开口部52a， 52b的开口直径可设 定为例如从载体基板51的中央部向外周部慢慢减小。另一方面，载体基板51的表面上设有用于引线接合连接的岸面55。 并且，设置岸面55的载体基板51的表面上形成焊料抗蚀剂等的绝缘膜 53，在绝缘膜53上设有使岸面55的表面露出的开口部53a。并且，载体基板51上隔着粘接层57a正片安装半导体芯片56a，半 导体芯片56a隔着导电性线58a引线接合连接在岸面55。另外，在半导 体芯片56a上避开导电性线58a正片安装半导体芯片56b，半导体芯片56b 隔着粘接层57b固定在半导体芯片56a上的同时，隔着导电性线58b引线 接合连接于岸面55。载体基板51的里面上设置的岸面54a, 54b上分别设有以将载体基板 51保持在半导体芯片46上的形态、将载体基板51安装在载体基板41上 的突出电极59a,59b。这里，使突出电极59a,59b避开半导体芯片46的 搭载区域来配置，例如在载体基板51的里面周围配置突出电极59a，59b。 在半导体芯片56a， 56b的安装面侧的载体基板51的整个一面上设置密封 树脂60，通过该密封树脂60密封半导体芯片56a, 56b。这里，载体基板41、半导体芯片46等的线膨胀系数不同，例如半导 体组建PK21向下侧翘曲，载体基板51、密封树脂60等的线膨胀系数不 同，半导体封装PK22向上侧翘曲。并且，例如半导体封装PK21向下侧翘曲、半导体封装PK22向上侧翘 曲的状态下，通过载体基板41上设置的岸面45a，45b上分别接合突出电 极59a，59b，可以将载体基板51安装在载体基板41上。另外，通过在母基板71上设置的岸面72上分别接合突出电极49a 49c，可将层叠载体基板21的载体基板11安装在母基板71上。这里，将对应突出电极59a， 59b的下面分别设置的开口部43a,43b的 开口直径和对应突出电极59a， 59b的上面分别设置的开口部52a， 52b的开 口直径双方，可设置为分别从载体基板41，51的中央部向外周部减小，从 而可从层叠的载体基板41， 51的两侧控制突出电极59a， 5%的变宽。因此，抑制突出电极59a，59b的接合面积的变动量，并且可调整岸面 45a， 45b和岸面54a， 54b之间分别接合的突出电极59a, 59b的粗细，即使 载体基板41, 51的翘曲大的情况下，也可确保突出电极59a, 59b的必要的 接合面积，并抑制突出电极59a，59b的打捆(紧束)。另外，在载体基板51和母基板71之间夹持的载体基板41中，不仅 一个面上设置的开口部43a， 43b的开口直径，而且在另一面上设置的开口 部42a 42c的开口直径也变化，从而在载体基板41有翘曲的情况下，不仅抑制接合于载体基板51的突出电极59a， 59b的打捆(紧束)，也可抑制 接合于母基板71突出电极49a 49c的打捆(紧束)。因此不仅提高载体 基板41和载体基板51的连接可靠性，还提高载体基板41和母基板71的 连接可靠性。作为载体基板41,51和母基板71，例如使用两面基板、多层配线基 板、叠放基板、带基板或膜基板等，作为载体基板41，51和母基板71的 材质，可使用例如聚酰胺树脂、玻璃环氧树脂、BT树脂、？和环氧树脂 的复合物或陶瓷等。作为突出电极46，49a 49c，59a，59b，可使用例如Au 块、由焊锡材料等覆盖的Cu块，Ni块或焊锡球等。尤其作为突出电极49a 49c， 59a， 59b可使用焊锡球或导电性膏等。上述实施方式中，说明了下侧的载体基板41向下侧翘曲、上侧的载 体基板51向上侧翘曲的情况下的例子，但同样适用于上侧的载体基板51 没有翘曲、下侧的载体基板41向下侧翘曲的情况，双方载体基板41，51 向下侧翘曲，下侧的载体基板41翘曲大的情况。另外，下侧的载体基板41向上侧翘曲的情况下，与上侧的载体基板 51的翘曲无关，都将分别对应突出电极49a 49c设置的开口部42a 42c 的开口直径设定为从载体基板41的中央部向外周部慢慢减小。图4,图5是表示本发明的实施方式3的半导体装置的制造方法的截 面图。该第3实施方式通过改变印刷掩膜111的掩膜厚度来调整印刷在载 体基板81上的导电性膏89a， 89b的厚度的。图4中，在导体封装PK31上设有载体基板81。并且载体基板81的 里面上设有用于配置图5 (b)的突出电极102的岸面84。并且设置岸面 84的载体基板11的里面上形成绝缘膜82，在绝缘膜82上设有用于使岸 面84的表面露出的开口部82a。另一方面，载体基板81的表面上分别设有用于分别接合图5 (a)的 突出电极101a， 101b的岸面85a， 85b，同时设有用于配置突出电极87的 岸面85c。并且设置岸面85a 85c的载体基板81的表面上形成绝缘膜83， 在绝缘膜83上分别设有用于使岸面85a 85c的表面露出的开口部83a 83c。开口部83a 83c的开口直径可设定为实际上相同。并且，载体基板81上倒装片安装半导体芯片86，在半导体芯片86上设有用于倒装片安装的突出电极87。并且，半导体芯片86上设置的突出电极87隔着各向异性导电膜88ACF接合于岸面85c上。另一方面，半导体封装PK32上设有载体基板91。并且载体基板91 的里面上分别设有用于分别配置突出电极99a, 99b的岸面94a， 94b。并且 设置岸面94a,94b的载体基板91的里面上形成绝缘膜92，在绝缘膜92 上分别设有用于使岸面94a，94b的表面露出的开口部92a,92b。开口部 92a， 92b的开口直径可设定为实际上相同。另一方面，载体基板91的表面上设有用于引线接合连接的岸面95。 并且设置岸面95的载体基板91的表面上形成绝缘膜93，在绝缘膜93上 设有用于使岸面95的表面露出的开口部93a。并且，载体基板91上隔着粘接层97a正片安装半导体芯片96a，半 导体芯片96a隔着导电性线98a引线接合连接在岸面95。另外，在半导 体芯片96a上避开导电性线98a正片安装半导体芯片96b，半导体芯片96b 隔着粘接层97b固定在半导体芯片96a上，同时隔着导电性线98b引线接 合连接在岸面95。另外，载体基板91的里面上设置的岸面94a， 94b上，以将载体基板 91保持在半导体芯片86上的形态、分别设有将载体基板91安装在载体 基板81上的突出电极99a， 9%。在半导体芯片96a，96b的安装面侧的载体基板91的整个一面上设置 密封树脂100，通过该密封树脂100密封半导体芯片％a， 96b。另一方面，印刷掩膜111上设有用于填充导电性膏89的开口部 113a， 113b，同时在印刷掩膜111的转印面侧上设有可插入半导体芯片86 的开口部112。这里印刷掩膜111的掩膜厚度对应开口部113a， 113b的位 置设定得不同，例如设定为从印刷掩膜lll的中央部向外周部慢慢加厚。例如，改变印刷掩膜111的掩膜厚度的情况下，将印刷掩膜111的上 面的截面形状保持平坦，将印刷掩膜111的转印面侧的截面形状作成弓形 (arch) 状。并且，半导体封装PK31向下侧翘曲、半导体封装PK32向上侧翘曲。 在向半导体封装PK31上层叠半导体封装PK32的情况下，向印刷掩膜111 的上面供给导电性膏89。然后，分别向印刷掩膜111的开口部113a， 113b填充导电性膏89时，将载体基板81压贴在印刷掩膜111上。并且通过在 供给导电性膏89的印刷掩膜111上移动橡皮辊114，将导电性膏89分别 填充到开口部113a， 113b中。这里，通过从印刷掩膜111的中央部向外周 部慢慢增大掩膜厚度，与配置在中央部的开口部U3b相比，端部配置的 开口部113a的填充量更多。并且，如图4 (b)所示，通过将印刷掩膜111的开口部113a，113b 填充的导电性膏89转印到载体基板81的岸面85a,85b上，分别将导电性 膏89a，89b印刷到载体基板81的岸面85a，85b上。这里，与开口部13b 中填充的导电性膏89的填充量相比，在开口部113a中填充的导电性膏 89的填充量多。因此，与载体基板81的岸面85b上的导电性膏89b的厚 度相比，岸面85a上导电性膏89a的厚度可加厚。接着如图4 (c)所示，印刷导电性膏89a， 89b的半导体封装PK31上 安装形成了突出电极99a， 9%的半导体封装PK32。接着如图5 (a)所示，通过进行回流处理，使导电性膏89a，89b和 突出电极99a，99b熔融。并且，分别将导电性膏89a,89b和突出电极 99a，99b构成的突出电极101a，101b分别接合在岸面85a， 85b和岸面 94a, 94b上。由此，可在载体基板81的岸面85a， 85b上统一形成导电性膏89a， 8%， 可对应载体基板81和载体基板91之间的间隔改变突出电极101a, 101b的 体积。因此，在载体基板81,91有翘曲的情况下，可抑制突出电极 101a， 101b的打捆(紧束)，抑制制造效率的恶化，并且提高载体基板81， 91 之间的连接可靠性。接着如图5 (b)所示，在载体基板81的里面上设置的岸面84上形 成将载体基板81安装在母基板上的突出电极89。图6是表示本发明的第4实施方式的半导体装置的制造方法的截面 图，该第4实施方式通过调整导电性膏89的涂布量可调整载体基板81上 涂布的导电性膏89a， 8%的厚度。图6中，在载体基板81的岸面85a， 85b上形成导电性膏89a， 8%时， 使用分散器121。并且，按岸面85a,85b调整导电性膏89的供给量，并 在载体基板81的岸面85a, 85b上形成导电性膏89a， 89b。由此，可对应载体基板81和载体基板91之间的间隔改变突出电极lOla， 101b的体积，在载体基板81，91有翘曲的情况下也可抑制突出电极 101a， 101b的打捆(紧束)。图7是表示本发明的第5实施方式的半导体装置的结构的截面图。该 第5实施方式改变对应W-CSP(晶片级一芯片尺寸封装)的突出电极 227a， 227b设置的开口部226a, 226b的开口直径。图7中，半导体封装PK41上设有载体基板211。载体基板211的里 面上设有用于配置突出电极219的岸面214。并且设置岸面214的载体基 板211的里面上形成焊料抗蚀剂等的绝缘膜212，在绝缘膜212上设有用 于使岸面214的表面露出的开口部212a。另一方面，载体基板211的表面上分别设有用于分别配置突出电极 229a，229b的岸面215a， 215b，同时设有用于配置突出电极217的岸面 215c。并且设置岸面215a 215c的载体基板211的表面上形成焊料抗蚀 剂等的绝缘膜213，在绝缘膜213上分别设有用于使岸面215a 215c的 表面露出的开口部213a 213c。这里，对应突出电极229a， 229b分别设置的开口部213a， 213b的开口 直径可设定为例如从载体基板211的中央部向外周部慢慢减小。并且，在载体基板211上倒装片安装半导体芯片216，半导体芯片216 上设有用于倒装片安装的突出电极217。并且，半导体芯片216上设置的 突出电极217隔着各向异性导电膜21865ACF接合在岸面215c。载体基板 211的里面设置的岸面214上，设有为了将载体基板211安装到母基板上 的突出电极219。另一方面，半导体封装PK42上设置载体基板221，载体基板221上 设置电极垫片222的同时，露出电极垫片222，设置绝缘膜223。并且载 体基板221上露出电极垫片222形成应力缓和层224，电极垫片222上形 成沿着应力缓和层224延伸的再配置配线225的同时，在应力缓和层224 上设有用于分别配置突出电极227a， 227b的岸面225a， 225b。并且，在再配置配线225和岸面225a， 225b上形成焊料抗蚀剂膜226， 在焊料抗蚀剂膜226上在应力缓和层224中形成分别露出岸面225a， 225b 的开口部226a, 226b。这里，对应突出电极227a, 227b分别设置的开口部226a， 226b的开口 直径可设定为例如从半导体芯片221的中央部向外周部慢慢减小。并且，隔着开口部226a， 226b露出的岸面225a， 225b上分别设有以将 半导体芯片221保持在半导体芯片216上并倒装片安装半导体芯片221的 突出电极227a， 227b。突出电极227a， 227b可避开半导体芯片216的搭载 区域配置，例如可将突出电极227a， 227b配置在半导体芯片221的周围。这里，由于载体基板211、半导体芯片216等的线膨胀系数不同，例 如半导体封装PK41向下侧翘曲，由于半导体芯片221、应力缓和层224 等的线膨胀系数不同，例如半导体封装PK42也向下侧翘曲，半导体封装 PK41比半导体封装PK42翘曲大。并且，例如在半导体封装PK41向下侧翘曲、半导体封装PK42也向下 侧翘曲、半导体封装PK41比半导体封装PK42翘曲大的状态下，通过分别 将突出电极227a, 227b分别接合于载体基板211上设置的岸面215a，215b， 可将半导体芯片221安装在载体基板221上。上述例子中，导体封装PK41 比半导体封装PK42翘曲大，但可以是导体封装PK42比半导体封装PK41 翘曲大。由此，可将W-CSP层叠在倒装片安装半导体芯片216的载体基板211 上，在半导体芯片216，221的种类、大小不同的情况下也可不在半导体芯 片216， 221之间插入载体基板，将半导体芯片221三维安装在半导体芯片 216上，同时可从载体基板211和半导体芯片221的两侧控制突出电极 227a, 227b的变宽。因此在半导体封装PK41，PK42有翘曲的情况下，可抑制半导体芯片 216， 221层叠时的高度增大，并且抑制突出电极227a， 227b的打捆(紧束)， 可抑制三维安装时的连接可靠性的恶化，实现半导体芯片216， 221安装时 的节省空间。另外，上述实施方式中，说明了从半导体芯片221的中央部向外周部 慢慢减小幵口部226a， 226b的开口直径的情况，但在半导体封装PK42向 下侧翘曲的情况下，可设定为从半导体芯片221的中央部向外周部慢慢增 大开口部226a， 226b的开口直径。上述的半导体装置和电子设备可适用于例如液晶显示装置、便携电话、便携信息终端、摄像机、数码相机、MD(Mini Disc)播放器等的电子仪器，可实现电子仪器的小型化、轻量化，并且提高电子仪器的可靠性。 上述实施方式中，举例说明了安装半导体芯片或半导体封装的方法， 但本发明不限于层叠半导体芯片或半导体封装的方法，例如可层叠弹性表面波(SAW)元件等的陶瓷元件、光调制器和光开关等的光学元件、磁传 感器和生物传感器等的各种传感器类等。
权利要求
1.一种半导体装置，其特征在于，包括第一半导体封装；和分别隔着体积彼此不同的多个突出电极层叠在上述第一半导体封装上的第二半导体封装。
2. 根据权利要求1所述的半导体装置，其特征在于，突出电极的体 积从上述半导体封装的中央部向外周部慢慢变化的。
3. 根据权利要求2所述的半导体装置，其特征在于，随着上述第一 半导体封装和上述第二半导体封装之间的间隔变宽，上述突出电极的体积 慢慢增大。
4. 根据权利要求1 3中的任意1项所述的半导体装置，其特征在于， 上述突出电极的导电性膏的量不同。
5. 根据权利要求1 4中的任意1项所述的半导体装置，其特征在于， 上述第一半导体封装包括第一载体基板和倒装片安装在上述第一载体基 板上的第一半导体芯片，而上述第二半导体封装包括隔着上述突出电极安 装在上述第一载体基板上，以使之保持在上述第一半导体芯片上的第二载 体基板，搭载在上述第二载体基板上的第二半导体芯片，和密封上述第二 半导体芯片的密封件。
6. 根据权利要求5所述的半导体装置，其特征在于，上述第一半导 体封装是在上述第一载体基板上倒装片安装上述第一半导体芯片的球栅 阵列，上述第二半导体封装是模压密封上述第二载体基板上搭载的第二半 导体芯片的球栅阵列或芯片尺寸封装。
7. —种电子设备，其特征在于，包括 第一载体基板；倒装片安装在上述第一载体基板的第一电子部件； 分别隔着体积彼此不同的多个突出电极安装在上述第一载体基板上， 以使之保持在上述第一电子部件上的第二载体基板； 上述第二载体基板上设置的第二电子部件；密封上述第二电子部件的密封件。
8. —种电子仪器，其特征在于，包括 第一半导体封装；分别隔着体积彼此不同的多个突出电极层叠在上述第一半导体封装 上的第二半导体封装；安装上述第二半导体封装的母基板。
9. 一种半导体装置的制造方法，其特征在于，包括 通过隔着具有掩膜厚度彼此不同的印刷面的印刷掩膜涂布导电材料，在第一半导体封装上形成厚度不同的导电材料的工序； 在第二半导体封装上形成突出电极的工序；隔着上述导电材料将上述第二半导体封装上形成的突出电极接合在 上述第一半导体封装，从而在上述第一半导体封装上层叠上述第二半导体 封装的工序。
10. —种半导体装置的制造方法，其特征在于，包括.-通过控制导电材料的涂布量在第一半导体封装上形成厚度不同的导电材料的工序；在第二半导体封装上形成突出电极的工序；隔着上述导电材料将上述第二半导体封装上形成的突出电极接合在 上述第一半导体封装，从而在上述第一半导体封装上层叠上述第二半导体 封装的工序。
11. 一种电子设备的制造方法，其特征在于，包括 在第一载体基板上安装第一电子部件的工序；通过隔着具有掩膜厚度不同的印刷面的印刷掩膜涂布导电材料，在上述第一载体基板上形成厚度不同的导电材料的工序； 在第二载体基板上安装第二电子部件的工序； 在安装第二电子部件的第二载体基板上形成突出电极的工序； 隔着上述导电材料将上述第二载体基板上形成的突出电极接合在上述第一载体基板，从而在上述第一载体基板上层叠上述第二载体基板的工序。
12. —种电子设备的制造方法，其特征在于，包括在第一载体基板上安装第一电子部件的工序；通过控制导电材料的涂布量，在上述第一载体基板上形成厚度不同的 导电材料的工序；在第二载体基板上安装第二电子部件的工序； 在已安装上述第二电子部件的第二载体基板上形成突出电极的工序； 隔着上述导电材料将上述第二载体基板上形成的突出电极接合在上 述第一载体基板，从而在上述第一载体基板上层叠上述第二载体基板的工序。
全文摘要
考虑封装的翘曲并提高三维安装时的连接可靠性。设定对应突出电极(29a)，(29b)分别设置的开口部(13a)，(13b)的开口直径使之从载体基板(11)的中央部向外周部慢慢减小，同时设定分别对应突出电极(29a)，(29b)设置的开口部(22a)，(22b)的开口直径使之从载体基板21的中央部向外周部慢慢减小。
文档编号H05K1/18GK101241906SQ20081008540
公开日2008年8月13日 申请日期2004年3月19日 优先权日2003年3月24日
发明者青栁哲理 申请人:精工爱普生株式会社