1.一种移位寄存单元，应用于栅极驱动电路，其特征在于，包括：输入模块、上拉节点、上拉控制模块、第一下拉节点、第一下拉控制模块、第一下拉生成模块、第二下拉节点、第二下拉控制模块、第二下拉生成模块、扫描输出模块、扫描输出端、级联输出模块、级联输出端和电容；
其中，所述输入模块响应于第一控制端的电位而控制第一电压端与所述上拉节点的接通状态，以及，响应于第二控制端的电位而控制第二电压端与所述上拉节点的接通状态，其中，所述第一电压端和所述第二电压端的输出电平极性相反；
所述上拉控制模块响应于所述上拉节点的电位而控制第三电压端分别与所述第一下拉节点和所述第二下拉节点的接通状态；
所述第一下拉控制模块响应于所述第一下拉节点的电位而控制所述第四电压端与所述扫描输出端的接通状态，以及，控制所述第三电压端分别与所述上拉节点和所述级联输出端的接通状态，其中，所述第三电压端和所述第四电压端输出电平相同，且所述第三电压端输出电压低于所述第四电压端输出电压；
所述第一下拉生成模块响应于第一信号端的电位而控制所述第三电压端与所述第一下拉节点的接通状态，以及，响应于第二信号端的电位而控制所述第二信号端与所述第一下拉节点的接通状态，其中，所述第一信号端和所述第二信号端的输出信号为互补时钟信号，且在所述上拉控制模块控制所述第三电压端与所述第一下拉节点接通时，所述第一下拉节点的电位为所述第三电压端的输出电位；
所述第二下拉控制模块响应于所述第二下拉节点的电位而控制所述第四电压端与所述扫描输出端的接通状态，以及，控制所述第三电压端分别与所述上拉节点和所述级联输出端的接通状态；
所述第二下拉生成模块响应于所述第二信号端的电位而控制所述第三电压端与所述第二下拉节点的接通状态，以及，响应于所述第一信号端的电位而控制所述第一信号端与所述第二下拉节点的接通状态，其中，在所述上拉控制模块控制所述第三电压端与所述第二下拉节点接通时，所述第二下拉节点的电位为所述第三电压端的电位；
所述扫描输出模块响应于所述上拉节点的电位而控制时钟信号端与扫描输出端的接通状态；
所述级联输出模块响应于所述上拉节点的电位而控制时钟信号端与级联输出端的接通状态；
以及，所述电容用于将所述扫描输出端的电位耦合至所述上拉节点。
2.根据权利要求1所述的移位寄存单元，其特征在于，所述输入模块包括：第一晶体管和第二晶体管；
其中，所述第一晶体管的栅极连接至所述第一控制端，所述第一晶体管的第一端连接至所述第一电压端，所述第一晶体管的第二端连接至所述上拉节点；所述第二晶体管的栅极连接至所述第二控制端，所述第二晶体管的第一端连接至所述第二电压端，所述第二晶体管的第二端连接至所述上拉节点。
3.根据权利要求1所述的移位寄存单元，其特征在于，所述上拉控制模块包括：第三晶体管和第四晶体管；
其中，所述第三晶体管和第四晶体管的栅极均连接至所述上拉节点，所述第三晶体管和第四晶体管的第一端均连接至所述第三电压端，所述第三晶体管的第二端连接至所述第一下拉节点，所述第四晶体管的第二端连接至所述第二下拉节点。
4.根据权利要求1所述的移位寄存单元，其特征在于，所述第一下拉控制模块包括：第五晶体管、第六晶体管和第七晶体管；
其中，所述第五晶体管、第六晶体管和第七晶体管的栅极均连接至所述第一下拉节点，所述第五晶体管的第一端连接至所述第四电压端，所述第五晶体管的第二端连接至所述扫描输出端，所述第六晶体管的第一端连接至所述第三电压端，所述第六晶体管的第二端连接至所述上拉节点，所述第七晶体管的第一端连接至所述第三电压端，所述第七晶体管的第二端连接至所述级联输出端。
5.根据权利要求1所述的移位寄存单元，其特征在于，所述第一下拉生成模块包括：第八晶体管和第九晶体管；
其中，所述第八晶体管的栅极连接至所述第一信号端，所述第八晶体管的第一端连接至所述第三电压端，所述第八晶体管的第二端连接至所述第一下拉节点，所述第九晶体管的栅极连接至所述第二信号端，所述第九晶体管的第一端连接至所述第二信号端，所述第九晶体管的第二端连接至所述第一下拉节点。
6.根据权利要求1所述的移位寄存单元，其特征在于，所述第二下拉控制模块包括：第十晶体管、第十一晶体管和第十二晶体管；
其中，所述第十晶体管、第十一晶体管和第十二晶体管的栅极均连接至所述第二下拉节点，所述第十晶体管的第一端连接至所述第四电压端，所述第十晶体管的第二端连接至所述扫描输出端，所述第十一晶体管的第一端连接至所述第三电压端，所述第十一晶体管的第二端连接至所述上拉节点，所述第十二晶体管的第一端连接至所述第三电压端，所述第十二晶体管的第二端连接至所述级联输出端。
7.根据权利要求1所述的移位寄存单元，其特征在于，所述第二下拉生成模块包括：第十三晶体管和第十四晶体管；
其中，所述第十三晶体管的栅极连接至所述第二信号端，所述第十三晶体管的第一端连接至所述第三电压端，所述第十三晶体管的第二端连接至所述第二下拉节点，所述第十四晶体管的栅极连接至所述第一信号端，所述第十四晶体管的第一端连接至所述第一信号端，所述第十四晶体管的第二端连接至所述第二下拉节点。
8.根据权利要求1所述的移位寄存单元，其特征在于，所述扫描输出模块包括：第十五晶体管，所述第十五晶体管的栅极连接至所述上拉节点，所述第十五晶体管的第一端连接至所述时钟信号端，所述第十五晶体管的第二端连接至所述扫描输出端。
9.根据权利要求1所述的移位寄存单元，其特征在于，所述级联输出模块包括：第十六晶体管，所述第十六晶体管的栅极连接至所述上拉节点，所述第十六晶体管的第一端连接至所述时钟信号端，所述第十六晶体管的第二端连接至所述级联输出端。
10.根据权利要求1所述的移位寄存单元，其特征在于，所述第一信号端和第二信号端的电平与所述第三电压端的电平相同时，所述第一信号端和第二信号端输出电压与所述第三电压端输出电压相同。
11.根据权利要求1所述的移位寄存单元，其特征在于，所述时钟信号端的电平与所述第四电压端的电平相同时，所述时钟信号端输出电压与所述第四电压端输出电压相同。
12.根据权利要求1所述的移位寄存单元，其特征在于，在所述栅极驱动电路沿第一方向扫描时，所述第一控制端输出开启信号；
以及，在所述栅极驱动电路沿第二方向扫描时，所述第二控制端输出开启信号，其中，所述第一方向和第二方向相反。
13.根据权利要求1所述的移位寄存单元，其特征在于，所述第一信号端和第二信号端的输出信号均为帧反转信号。
14.一种栅极驱动电路，其特征在于，包括N级移位寄存单元，每级所述移位寄存单元均为权利要求1～13任意一项所述的移位寄存单元。
15.根据权利要求14所述的栅极驱动电路，其特征在于，定义相邻两级移位寄存单元为第i级移位寄存单元和第i+1级移位寄存单元，其中，
所述第i级移位寄存单元的级联输出端连接至所述第i+1级移位寄存单元的第一控制端，以及，所述第i+1级移位寄存单元的级联输出端连接至所述第i级移位寄存单元的第二控制端。
16.一种显示装置，其特征在于，所述显示装置包括权利要求14或15所述的栅极驱动电路。