位)，因此，下拉结点的控制结点PDC的电位依然为高电平，第九晶体管T9仍然导通，由于第九晶体管T9的尺寸大于第十晶体管TlO的尺寸，因此，下拉结点H)的电位仍然为低电平。
[0052]第3阶段:选通触发信号0UTN-1为低电平，选通结束信号0UTN+1为高电平，时钟信号CLK为低电平，因此，第四晶体管T4、第六晶体管T6和第七晶体管T7均导通；由于第四晶体管T4导通，因此，第一电容Cl放电，上拉结点的电位降至低电平，第三晶体管T3关断；由于第七晶体管T7导通，因此，移位寄存器的输出端OUTN为低电平；由于第六晶体管T6导通，因此，下拉结点的控制结点PDC为低电平，第九晶体管T9关断，由于第十晶体管TlO —直导通，因此，下拉结点ro为高电平；在图5或图6中，由于选通结束信号OUTN+1为高电平，因此，第十一晶体管TII导通，这会使得下拉结点ro的电位迅速升高。
[0053]第4阶段:选通触发信号OUTN-1为低电平，选通结束信号0UTN+1为低电平，时钟信号CLK为低电平，但由于第十晶体管TlO导通，并且第九晶体管T9关断，因此，下拉结点PD为高电平，第五晶体管T5和第八晶体管T8均导通，从而使得上拉结点和移位寄存器的输出端OUTN均为低电平。
[0054]之后，移位寄存器一直工作在第4阶段，直至本发明实施例提供的移位寄存器接收到选通触发信号0UTN-1为高电平时再开始重新执行第I阶段。第3阶段和第4阶段是本发明实施例提供的移位寄存器的非工作时段，第I阶段和第2阶段是本发明实施例提供的移位寄存器的工作时段。
[0055]本发明实施例提供的显示装置包括本发明实施例提供的移位寄存器。
[0056]本领域技术人员可以理解附图只是一个优选实施例的示意图，附图中的模块或流程并不一定是实施本发明所必须的。
[0057]本领域技术人员可以理解实施例中的装置中的模块可以按照实施例描述进行分布于实施例的装置中，也可以进行相应变化位于不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。
[0058]上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
[0059]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种移位寄存器，其特征在于，包括第一上拉模块、第二上拉模块、传输模块、下拉模块和下拉结点控制模块；所述第一上拉模块、输出模块和下拉模块相连的连接点为上拉结点；所述下拉模块和所述下拉结点控制模块相连的连接点为下拉结点；所述第二上拉模块、所述下拉模块和所述下拉节点控制模块相连的连接点为下拉结点的控制节点； 所述第一上拉模块，用于在选通触发信号为高电平时，将上拉结点置为高电平； 所述第二上拉模块，用于在所述选通触发信号为高电平时，将下拉结点的控制节点置为高电平； 所述传输模块，用于存储所述上拉结点的信号，并在所述上拉结点的信号的控制下，将接收到的时钟信号输出； 所述下拉模块，用于在选通结束信号为高电平时，将所述上拉结点、所述下拉结点的控制节点和所述移位寄存器的输出端均置为低电平；并在所述下拉结点的电位为高电平时，将所述上拉结点和所述移位寄存器的输出端均置为低电平； 所述下拉节点控制模块，用于存储所述下拉结点的控制节点的信号；并在所述下拉结点的控制节点为高电平时，将所述下拉结点置为低电平；并在所述下拉结点的控制节点为低电平时，将所述下拉结点置为高电平。
2.如权利要求1所述的移位寄存器，其特征在于，所述下拉模块包括第一下拉单元和第二下拉单元； 所述第一下拉单元，用于在选通结束信号为高电平时，将所述上拉结点和所述下拉结点的控制节点均置为低电平；并在所述下拉结点的电位为高电平时，将所述上拉结点置为低电平； 所述第二下拉单元，用于在所述选通结束信号为高电平时，将所述移位寄存器的输出端置为低电平；并在所述下拉结点的电位为高电平时，将所述移位寄存器的输出端置为低电平。
3.如权利要求1所述的移位寄存器，其特征在于，所述第一上拉模块包括第一晶体管； 所述第一晶体管的栅极和所述第一晶体管的第一极相连，均接所述收选通触发信号，所述第一晶体管的第二极连接上拉结点。
4.如权利要求1所述的移位寄存器，其特征在于，所述第二上拉模块包括第二晶体管； 所述第二晶体管的栅极和所述第二晶体管的第一极相连，均接所述收选通触发信号，所述第二晶体管的第二极连接所述下拉结点的控制节点。
5.如权利要求1所述的移位寄存器，其特征在于，所述传输模块包括第三晶体管和第一电容； 所述第三晶体管的第一极接收所述时钟信号，所述第三晶体管的栅极连接所述上拉结点，所述第三晶体管的第二极连接所述移位寄存单元的输出端； 所述第一电容连接在所述第三晶体管的栅极和所述第三晶体管的第二极之间。
6.如权利要求2所述的移位寄存器，其特征在于，所述第一下拉单元包括第四晶体管、第五晶体管和第六晶体管； 所述第四晶体管的第一极连接所述上拉结点，所述第四晶体管的栅极接收所述选通结束信号，所述第四晶体管的第二极接收低电平信号； 所述第五晶体管的第一极连接所述上拉结点，所述第五晶体管的栅极连接所述下拉结点，所述第五晶体管的第二极接收低电平信号； 所述第六晶体管的第一极连接所述下拉结点的控制节点，所述第六晶体管的栅极接收所述选通结束信号，所述第六晶体管的第二极接收低电平信号。
7.如权利要求2所述的移位寄存器，其特征在于，所述第二下拉单元包括第七晶体管和第八晶体管； 所述第七晶体管的第一极连接所述移位寄存器的输出端，所述第七晶体管的栅极接收所述选通结束信号，所述第七晶体管的第二极接收低电平信号； 所述第八晶体管的第一极连接所述移位寄存器的输出端，所述第八晶体管的栅极连接所述下拉结点，所述第八晶体管的第二极接收低电平信号。
8.如权利要求1所述的移位寄存器，其特征在于，所述下拉结点控制模块包括第九晶体管和第十晶体管； 所述第九晶体管的栅极连接所述下拉结点的控制节点，所述第九晶体管的第一极连接所述下拉结点，所述第九晶体管的第二极接收所述低电平信号； 所述第十晶体管的第一极和所述第十晶体管的栅极相连，均接收高电平信号，所述第十晶体管的第二极连接所述下拉结点； 其中，所述第十晶体管的尺寸小于所述第九晶体管的尺寸。
9.如权利要求8所述的移位寄存器，其特征在于，所述下拉结点控制模块还包括第i^一晶体管； 所述第十一晶体管的第一极接收高电平信号，所述第十一晶体管的栅极接收所述选通结束信号，所述第十一晶体管的第二极连接所述下拉结点。
10.如权利要求8所述的移位寄存器，其特征在于，所述下拉结点控制模块还包括第二电容； 所述第二电容连接在所述第九晶体管的栅极和所述上拉结点之间。
11.一种显示装置，其特征在于，包括如权利要求1?10任一所述的移位寄存器。
【专利摘要】本发明实施例提供了一种移位寄存器和显示装置，用以解决在现有的移位寄存器中由于下拉结点的电位是受上拉结点的电位控制的，一旦上拉结点的电位发生波动，可能会导致下拉结点的电位不正常，从而导致移位寄存器输出的信号出现异常的问题。该移位寄存器采用第一上拉模块和下拉模块控制上拉结点的电位，并采用第二上拉模块和下拉节点控制模块控制下拉结点的电位，从而避免下拉结点的电位受上拉结点的电位控制，进而避免下拉结点的电位受到上拉结点的电位的影响。
【IPC分类】G09G3-36, G11C19-28
【公开号】CN104732946
【申请号】CN201510170216
【发明人】王峥
【申请人】京东方科技集团股份有限公司, 北京京东方显示技术有限公司
【公开日】2015年6月24日
【申请日】2015年4月10日