电容以及电阻；所述第十七晶体管的栅极连接所述第一输出端，第一极连接所述第三时钟信号端，第二极连接所述第十八晶体管的第二极；所述第十八晶体管的栅极连接所述第二输出端，第一极连接第一电压端；所述第十九晶体管的栅极和第一极均连接所述第三电压端，第二极与第二十晶体管的第一极相连接；所述第二十晶体管的栅极连接所述第十七晶体管和所述第十八晶体管的第二极，第二极连接所述第二电压端；所述第二十一晶体管的栅极和第一极均连接所述第三电压端，第二极连接所述第十九晶体管的第二极，以及所述第二十晶体管的第一极；所述第二十二晶体管的栅极连接所述第二十晶体管的栅极，第一极连接所述第三电压端，第二极与第二十三晶体管的第一极相连接；所述第二十三晶体管的栅极连接所述第十九晶体管的第二极，以及所述第二十晶体管的第一极，第一极连接所述第二十二晶体管的第二极，第二极连接所述第一电压端；所述第二十四晶体管的栅极连接所述第十九晶体管的第二极，以及所述第二十晶体管的第一极，第一极连接所述第五电压端，第二极与驱动信号输出端相连接；所述第二十五晶体管的栅极连接所述第二十二晶体管的第二极，以及所述第二十三晶体管的第一极，第一极连接所述第四电压端，第二极与驱动信号输出端相连接；所述第三电容的一端连接所述第二十四晶体管的栅极，另一端连接所述第二十四晶体管的第二极；所述电阻的一端连接所述驱动信号输出端，另一端与所述第四电容的一端相连接，所述第四电容的另一端与所述接地端相连接。
[0027]本发明实施例的另一方面，提供一种栅极驱动电路，包括至少两级如上述所述的任意一种移位寄存器单元；除了第一级移位寄存器单元以外，下一级移位寄存器单元中脉冲宽度可调制模块的第一控制信号端与上一级移位寄存器单元中脉冲宽度可调制模块的第三输出端相连接；所述第一级移位寄存器单元中脉冲宽度可调制模块的第一控制信号端与第一控制信号源相连接；除了最后一级移位寄存器单元以外，上一级移位寄存器单元中脉冲宽度可调制模块的第二控制信号端与下一级移位寄存器中脉冲宽度可调制模块的第三输出端相连接；所述最后一级移位寄存器单元中脉冲宽度可调制模块的第二控制信号端与第一电压端相连接；除了所述最后一级移位寄存器单元以外，上一级移位寄存器单元中脉冲宽度可调制模块的第三控制信号端与下一级移位寄存器中脉冲宽度可调制模块的第二输出端QB相连接；所述最后一级移位寄存器单元中脉冲宽度可调制模块的第三控制信号端与所述第一电压端相连接。
[0028]本发明实施例的又一方面，提供一种显示面板，包括如上所述的栅极驱动电路。
[0029]本发明实施例提供一种移位寄存器单元及栅极驱动电路、显示面板，所述移位寄存器单元包括脉冲宽度可调制模块。该脉冲宽度可调制模块包括:第一输入子模块、第一下拉子模块、第二输入子模块、第二下拉子模块、第三输入子模块以及第三下拉子模块。其中，第一输入子模块与第一控制信号端、第二控制信号端、第三控制信号端、第一时钟信号端、第二时钟信号端、第一电压端以及第一输出端相连接；用于在第二控制信号端、第三控制信号端、第一时钟信号端、第二时钟信号端以及第一电压端的控制下，将第一控制信号端的信号输出至第一输出端。第一下拉子模块连接第一时钟信号端、第二控制信号端、第一电压端以及第一输出端，用于在第一时钟信号端以及第二控制信号端的控制下，将第一输出端的电压下拉至第一电压端的电压。第二输入子模块连接第一时钟信号端、第二时钟信号端以及第二输出端，用于在第一时钟信号端和第二时钟信号端的控制下，将第一时钟信号端或第二时钟信号端的信号输出至第二输出端。第二下拉子模块连接第一输出端、第二输出端以及第一电压端，用于在第一输出端的控制下，将第二输出端的电压下拉至第一电压端的电压。第三输入子模块连接第一控制信号端、第三电压端、第一输出端以及第三输出端，用于在第一控制信号端和第一输出端的控制下，将第三电压端的信号输出至第三输出端。第三下拉子模块连接第二输出端、第一电压端以及第三输出端，用于在第二输出端的控制下，将第三输出端的电压下拉至第一电压端的电压。
[0030]综上所述，通过第一输入子模块可以将第一控制信号端的信号延时输出至第一输出端，而第一下拉子模块可以将第一输出端的信号下拉至第一电压端的电压。通过第二输入子模块可以将第一时钟信号端或第二时钟信号端的信号延时输出至第二输出端，而第二下拉子模块可以将第二输出端的信号下拉至第一电压端的电压。此外，通过第三输入子模块，可以将第三电压端的信号延时输出至第三输出端，而通过第三下拉子模块可以将第三输出端的信号下拉至第一电压端的电压。
[0031]这样一来，通过第一输出端、第二输出端以及第三输出端可以将第一控制信号端的信号延时输出，从而使得由第一输出端、第二输出端以及第三输出端输出的脉冲信号与第一控制信号端的信号有重叠的区域。因此当将上述移位寄存器单元级联构成栅极驱动电路时，可以使得相邻两级的移位寄存器的输出端(第一输出端、第二输出端或第三输出端)输出的信号有重叠的区域，从而能够实现对像素单元的预充电，以解决像素单元充电不足的问题。
[0032]在此基础上，由于上述输出端(第一输出端、第二输出端或第三输出端)输出的脉冲信号的宽度可以随着第一控制信号端的信号脉冲宽度的变化而变化，从而可以在无需额外添加其它移位寄存器和时钟信号，并无需对该移位寄存器内部结构进行改变的情况下，就可以根据需要对第一输出端、第二输出端或第三输出端输出信号的脉冲宽度进行调节，以使得当将上述移位寄存器单元级联构成栅极驱动电路时，可以对相邻两级的移位寄存器的输出端(第一输出端、第二输出端或第三输出端)输出信号的重叠区域进行调整，以与不同的预充电时间相匹配。从而在实现对输出端信号宽度进行调整的基础上，能够降低显示电路的设计复杂度，有利于显示面板的窄边框设计。
【附图说明】
[0033]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0034]图1为本发明实施例提供的一种移位寄存器单元的结构示意图；
[0035]图2为图1所示的移位寄存器单元中增加了反馈子模块的结构示意图；
[0036]图3为图1所示的移位寄存器单元的具体结构示意图；
[0037]图4为图2所示的移位寄存器单元的具体结构示意图；
[0038]图5为图1或图2所示的移位寄存器单元的控制信号时序图；
[0039]图6为图5中第三输出端输出信号随着第一控制信号端信号的脉宽的变化而变化的不意图；
[0040]图7a为图1或图2所示的移位寄存器单元增加了多脉冲输出模块的结构示意图；
[0041]图7b为图7a所示的移位寄存器单元的控制信号时序图；
[0042]图7c为图7a所示的移位寄存器单元中增加了选通模块和单脉信号冲输出模块的结构示意图；
[0043]图7d为图7c中选通模块的具体结构示意图；
[0044]图8a为图1或图2所示的移位寄存器单元增加了多脉冲输出模块和高频反向模块的结构示意图；
[0045]图8b为图8a所示的移位寄存器单元的控制信号时序图；
[0046]图9a为图1或图2所示的移位寄存器单元增加了反向模块的结构示意图；
[0047]图9b为图9a所示的移位寄存器单元的控制信号时序图；
[0048]图10为本发明实施例提供的一种栅极驱动电路的结构示意图。
[0049]【附图说明】:
[0050]101-第一输入子模块；102-第一下拉子模块；103-第二输入子模块；104-第二下拉子模块；105-第三输入子模块；106-第三下拉子模块；107-反馈子模块；20-多脉冲输出模块；21_选通模块；22_单脉冲信号输出模块；30_高频反向模块；40_反向模块。
【具体实施方式】
[0051]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0052]本发明实施例提供一种移位寄存器单元，可以包括脉冲宽度可调制模块PWM(英文全称:Pulse Width Modulat1n)。该脉冲宽度可调制模块PWM，如图1所示，可以包括:第一输入子模块101、第一下拉子模块102、第二输入子模块103、第二下拉子模块104、第三输入子模块105以及第三下拉子模块106。
[0053]具体的，第一输入子模块101与第一控制信号端STU、第二控制信号端STD、第三控制信号端QB_N、第二时钟信号端CLKB、第一电压端VGLl以及第一输出端Q相连接。用于在第二控制信号端STD、第三控制信号端QB_N、第二时钟信号端CLKB以及第一电压端VGLl的控制下，将第一控制信号端STU的信号输出至第一输出端Q。
[0054]第一下拉子模块102连接第一时钟信号端CLKA、第一控制信号端STU、第一电压端VGLl以及第一输出端Q。用于在第一时钟信号端CLKA以及所述第一控制信号端STU的控制下，将第一输出端Q的电压下拉至第一电压端VGLl的电压。
[0055]第二输入子模块103连接第一时钟信号端CLKA、第二时钟信号端CLKB以及第二输出端QB。用于在第一时钟信号端CLKA和第二时钟信号端CLKB的控制下，将第一时钟信号端CLKA或第二时钟信号端CLKB的信号输出至第二输出端QB。
[0056]第二下拉子模块104连接第一输出端Q、第二输出端QB以及第一电压端VGL1，用于在第一输出端Q的控制下，将第二输出端QB的电压下拉至第一电压端VGLl的电压。
[0057]第三输入子模块105连接第一控制信号端STU、第三电压端VGH、第一输出端Q以及第三输出端CR，用于在第一控制信号端STU和第一输出端Q的控制下，将第三电压端VGH的信号输出至第三输出端CR。
[0058]第三下拉子模块106连接第二输出端QB、第一电压端VGHl以及第三输出端CR，用于在第二输出端QB的控制下，将第三输出端CR的电压下拉至第一电压端VGHl的电压。
[0059]本发明实施例提供一种移位寄存器单元，包括脉冲宽度可调制模块。该脉冲宽度可调制模块包括:第一输入子模块、第一下拉子模块、第二输入子模块、第二下拉子模块、第三输入子模块以及第三下拉子模块。其中，第一输入子模块与第一控制信号端、第二控制信号端、第三控制信号端、第一时钟信号端、第二时钟信号端、第一电压端以及第一输出端相连接；用于在第二控制信号端、第三控制信号端、第一时钟信号端、第二时钟信号端以及第一电压端的控制下，将第一控制信号端的信号输出至第一输出端。第一下拉子模块连接第一时钟信号端、第二控制信号端、第一电压端以及第一输出端，用于在第一时钟信号端以及第二控制信号端的控制下，将第一输出端的电压下拉至第一电压端的电压。第二输入子模块连接第一时钟信号端、第二时钟信号端以及第二输出端，用于在第一时钟信号端和第二时钟信号端的控制下，将第一时钟信号端或第二时钟信号端的信号输出至第二输出端。第二下拉子模块连接第一输出端、第二输出端以及第一电压端，用于在第一输出端的控制下，将第二输出端的电压下拉至第一电压端的电压。第三输入子模块连接第一控制信号端、第三电压端、第一输出端以及第三输出端，用于在第一控制信号端和第一输出端的控制下，将第三电压端的信号输出至第三输出端。第三下拉子模块连接第二输出端、第一电压端以及第三输出端，用于在第二输出端的控制下，将第三输出端的电压下拉至第一电压端的电压。
[0060]综上所述，通过第一输入子模块可以将第一控制信号端的信号延时输出至第一输出端，而第一下拉子模块可以将第一输出端的信号下拉至第一电压端的电压。通过第二输入子模块可以将第一时钟信号端或第二时钟信号端的信号延时输出至第二输出端，而第二下拉子模块可以将第二输出端的信号下拉至第一电压端的电压。此外，通过第三输入子模块，可以将第三电压端的信号延时输出至第三输出端，而通过第三下拉子模块可以将第三输出端的信号下拉至第一电压端的电压。
[0061]这样一来，通过第一输出端、第二输出端以及第三输出端可以将第一控制信号端的信号延时输出，从而使得由第一输出端、第二输出端以及第三输出端输出的脉冲信号与第一控制信号端的信号有重叠的区域。因此，当将上述移位寄存器单元级联构成栅极驱动电路时，可以使得相邻两级的移位寄存器的输出端