O重新导通。
[0059]由于起始信号输入端STV输出低电平信号，从而使得第三晶体管M3截止。由于复位信号输入端RESET输出高电平信号，从而使得第四晶体管M4导通，进而第二直流信号输入端CNB输出的低电平信号传输至第二节点B，使得第二节点B的电平变为低电平。由于第十晶体管MlO导通，从而使得第二节点B的低电平传输至第四节点D，使得第四节点D的电平变为低电平，进而使得第i^一晶体管Mll截止。由于第一直流信号输入端CN输出高电平信号，从而使得第七晶体管M7导通，进而第二时钟信号输入端CK2输出的高电平信号传输至第九晶体管M9的控制端，使得第九晶体管M9导通，进而第二电平输入端V2输出的高电平信号传输至第一节点A，使得第一节点A的电平变为高电平，同时给第一电容Cl充电。由于第一节点A为高电平，从而使得第五晶体管M5导通，进而第一电平输入端Vl输出的低电平信号传输至信号输出端OUTPUT，使得信号输出端OUTPUT输出低电平信号。
[0060]如果本发明实施例中的所有的晶体管的类型为P型晶体管，那么当P型晶体管的控制端为高电平时，晶体管截止；当P型晶体管的控制端为低电平时，晶体管导通。当本发明实施例中的所有的晶体管的类型为P型晶体管时，由于本领域的技术人员很容易想到相应的移位寄存器的驱动方法，因此此处不再赘述。
[0061]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种移位寄存器，其特征在于，包括第一反馈模块和下拉模块；其中，所述第一反馈模块包括至少两个反馈单元，各个所述反馈单元的控制端分别连接不同的控制点，每个所述反馈单元的输入端均连接第一电平输入端，每个所述反馈单元的输出端均连接第一节点，所述第一节点连接所述下拉模块的控制端，所述下拉模块的输入端连接所述第一电平输入端，所述下拉模块的输出端连接所述移位寄存器的信号输出端。2.根据权利要求1所述的移位寄存器，其特征在于，还包括控制模块，所述第一反馈模块包括两个反馈单元，所述两个反馈单元为第一反馈单元和第二反馈单元，所述不同的控制点为第二节点和第三节点，所述控制模块的输出端连接所述第二节点，所述控制模块用于控制所述第二节点的电平，所述第一反馈单元的控制端连接所述第二节点，所述第二反馈单元的控制端连接所述第三节点，所述第三节点连接所述信号输出端。3.根据权利要求2所述的移位寄存器，其特征在于，所述第一反馈单元包括第一晶体管，所述第一晶体管的控制端连接所述第二节点，第一端连接所述第一电平输入端，第二端连接所述第一节点；所述第二反馈单元包括第二晶体管，所述第二晶体管的控制端连接所述第三节点，第一端连接所述第一电平输入端，第二端连接所述第一节点。4.根据权利要求2所述的移位寄存器，其特征在于，所述控制模块包括第一控制单元和第二控制单元，所述第一控制单元的控制端连接起始信号输入端，输入端连接第一直流信号输入端，输出端连接所述第二节点，所述第二控制单元的控制端连接复位信号输入端，输入端连接第二直流信号输入端，输出端连接所述第二节点。5.根据权利要求4所述的移位寄存器，其特征在于，所述第一控制单元包括第三晶体管，所述第二控制单元包括第四晶体管，所述第三晶体管的控制端连接所述起始信号输入端，第一端连接所述第一直流信号输入端，第二端连接所述第二节点，所述第四晶体管的控制端连接所述复位信号输入端，第一端连接所述第二直流信号输入端，第二端连接所述第二节点。6.根据权利要求1所述的移位寄存器，其特征在于，所述下拉模块包括第五晶体管和第一电容，所述第五晶体管的控制端连接所述第一节点，第一端连接所述第一电平输入端，第二端连接所述信号输出端，所述第一电容的两个极板分别连接所述第一节点和所述第一电平输入端。7.根据权利要求2所述的移位寄存器，其特征在于，还包括第二反馈模块，所述第二反馈模块的控制端连接所述第一节点，输入端连接所述第一电平输入端，输出端连接所述第二节点。8.根据权利要求7所述的移位寄存器，其特征在于，所述第二反馈模块包括第六晶体管，所述第六晶体管的控制端连接所述第一节点，第一端连接所述第一电平输入端，第二端连接所述第二节点。9.根据权利要求1所述的移位寄存器，其特征在于，还包括第一上拉模块，所述第一上拉模块的输出端连接所述第一节点，用于控制第二电平信号输入端与所述第一节点的连接。10.根据权利要求9所述的移位寄存器，其特征在于，所述第一上拉模块包括第七晶体管、第八晶体管和第九晶体管，所述第七晶体管的控制端连接第一直流信号输入端，第一端连接第二时钟信号输入端，第二端连接所述第九晶体管的控制端，所述第八晶体管的控制端连接第二直流信号输入端，第一端连接第四时钟信号输入端，第二端连接所述第九晶体管的控制端，所述第九晶体管的第一端连接所述第一节点，第二端连接所述第二电平信号输入端。11.根据权利要求2所述的移位寄存器，其特征在于，还包括第二上拉模块，所述第二上拉模块的输出端连接所述信号输出端，用于控制第一时钟信号输入端与所述信号输出端的连接。12.根据权利要求11所述的移位寄存器，其特征在于，所述第二上拉模块包括第十晶体管、第十一晶体管和第二电容，所述第十晶体管的控制端连接所述第二电平输入端，第一端连接所述第二节点，第二端连接所述第十一晶体管的控制端，所述第十一晶体管的第一端连接所述第一时钟信号输入端，所述第十一晶体管的第二端连接所述信号输出端，所述第二电容的两个极板分别连接所述第二节点和所述第一电平输入端，所述第十一晶体管的沟道的长度和宽度的乘积是所述第十晶体管的至少两倍。13.一种栅极驱动电路，其特征在于，包括如权利要求1?12任一项所述的移位寄存器，所有所述移位寄存器相互级联。14.一种显示装置，其特征在于，包括如权利要求13所述的栅极驱动电路。15.一种移位寄存器的驱动方法，其特征在于，所述驱动方法用于驱动如权利要求1?12任一项所述的移位寄存器，所述驱动方法包括: 通过不同的控制点控制所述第一反馈模块包括的不同的反馈单元，以控制所述第一节点的电位，并通过所述第一节点控制所述下拉模块，控制所述第一电平输入端与所述信号输出端的连接。16.根据权利要求15所述的移位寄存器的驱动方法，其特征在于，所述移位寄存器还包括控制模块，所述第一反馈模块包括两个反馈单元，所述两个反馈单元为第一反馈单元和第二反馈单元，所述通过不同的控制点控制不同的反馈单元包括: 所述不同的控制点为第二节点和第三节点； 通过所述控制模块的输出端控制第二节点，通过所述第二节点控制所述第一反馈单元，以控制所述第一电平输入端与所述信号输出端的连接； 通过所述信号输出端控制第三节点，通过所述第三节点控制所述第二反馈单元，控制所述第一电平输入端与所述第一节点的连接，以控制所述第一电平输入端与所述信号输出端的连接。
【专利摘要】本发明公开了一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，涉及显示技术领域，用于增强移位寄存器的抗噪声能力。该移位寄存器包括第一反馈模块和下拉模块；其中，所述第一反馈模块包括至少两个反馈单元，各个所述反馈单元的控制端分别连接不同的控制点，每个所述反馈单元的输入端均连接第一电平输入端，每个所述反馈单元的输出端均连接第一节点，所述第一节点连接所述下拉模块的控制端，所述下拉模块的输入端连接所述第一电平输入端，所述下拉模块的输出端连接所述移位寄存器的信号输出端。本发明用于为栅线提供驱动信号。
【IPC分类】G11C19/28, G09G3/20
【公开号】CN105096803
【申请号】CN201510532565
【发明人】王继国
【申请人】京东方科技集团股份有限公司, 鄂尔多斯市源盛光电有限责任公司
【公开日】2015年11月25日
【申请日】2015年8月26日