极驱动单元的波形示意图；
[0022]图5是图1中的棚■极驱动单兀应用于最后一级的电路不意图；
[0023]图6是本发明第二实施例的栅极驱动单元的电路示意图；
[0024]图7是图6中的栅极驱动单元应用于最后一级的电路示意图；
[0025]图8是本发明第一实施例的反相器的电路示意图；
[0026]图9是本发明第二实施例的反相器的电路示意图；
[0027]图10是包括图9中的反相器的栅极驱动单元的波形示意图。
【具体实施方式】
[0028]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0029]请参见图1所示，图1是本发明实施例的栅极驱动电路的结构示意图。如图1所示，栅极驱动电路包括级联的多个栅极驱动单元1，每个栅极驱动单元I用于分别驱动连续设置的两条扫描线，包括:上拉控制模块10、第一上拉模块11、第二上拉模块12、第一下传模块13、第二下传模块14、下拉模块15、第一自举电容16、第二自举电容17以及下拉维持丰旲块18。
[0030]上拉控制模块10用于根据上级级传信号ST (2N-2)生成扫描电平信号Q(2N_1)。第一上拉模块11用于根据扫描电平信号Q(2N-1)和第一时钟信号CK(η)，拉升两条扫描线中的第一扫描线的栅极驱动信号G(2N-1)。第二上拉模块12用于根据扫描电平信号Q(2N-1)和第二时钟信号CK(n+l)，拉升两条扫描线中的第二扫描线的栅极驱动信号G(2N)。第一下传模块13用于根据扫描电平信号Q(2N-1)生成第一级传信号ST(2N-1)。第二下传模块14用于根据扫描电平信号Q(2N-1)生成第二级传信号ST(2N)。下拉模块15用于拉低第一扫描线和第二扫描线的栅极驱动信号G(2N-1)和G(2N)。第一自举电容16用于生成第一扫描线的栅极驱动信号G(2N-1)的低电平。第二自举电容17用于生成第二扫描线的栅极驱动信号G(2N)的低电平。下拉维持模块18用于维持第一扫描线和第二扫描线的栅极驱动信号G(2N-1)和G(2N)的低电平。本发明实施例的每个栅极驱动单元I包括两个上拉模块
11、12以及两个下传模块13、14，可以输出两个栅极驱动信号G (2N-1)和G(2N)，分别驱动连续设置的两条扫描线，其他部分可以共用，如此能够减少GOA电路的元件数量，便于实现超窄边框设计。
[0031]在更具体的实施例中，上拉控制模块10包括第一开关管Tl。第一开关管Tl的栅极输入上级级传信号ST(2N-2)，源极接第一参考电平VSSl，漏极分别与第一上拉模块11、第二上拉模块12、第一下传模块13、第二下传模块14、第一自举电容16、第二自举电容17以及下拉维持模块18连接，共同的连接点称为第一控制节点Q(2N-1)。其中，第一参考电平VSSl为恒压负电位。
[0032]第一上拉模块11包括第二开关管T2。第二开关管T2的栅极与第一开关管Tl的漏极连接，漏极输入第一时钟信号CK(n)，源极输出第一扫描线的栅极驱动信号G(2N-1)。第一下传模块13包括第三开关管T3，第三开关管T3的栅极与第一开关管Tl的漏极连接，漏极输入第一时钟信号CK (η)，源极输出第一级传信号ST(2N-1)。第二上拉模块12包括第四开关管T4。第四开关管T4的栅极与第一开关管Tl的漏极连接，漏极输入第二时钟信号CK(n+l)，源极输出第二扫描线的栅极驱动信号G(2N)。第二下传模块14包括第五开关管T5，第五开关管T5的栅极与第一开关管Tl的漏极连接，漏极输入第二时钟信号CK (n+1)，源极输出第二级传信号ST(2N)。第一上拉模块11和第二上拉模块12以及第一下传模块13和第二下传模块14共享第一控制节点Q(2N-1)，能够输出连续两个栅极驱动信号G (2N-1)和G(2N)，分别驱动连续设置的两条扫描线，而其他部分可以共用，使原来需要使用两级栅极驱动单元来驱动的连续两条扫描线，本发明实施例使用一级栅极驱动单元就能实现，如此能够大大减少GOA电路的元件数量，整体上每两级至少减少了 12个TFT元件，便于实现超窄边框设计。其中第一时钟信号CK(η)平移1/4个时钟周期即可得到第二时钟信号CK(n+l)0当然第二时钟信号CK (n+1)也可以是直接输入，而不是通过第一时钟信号CK (η)平移获取，在此不作限制。
[0033]下拉模块15包括第六开关管Τ6和第七开关管Τ7。第六开关管Τ6的栅极输入下级级传信号ST(2N+2)或下级栅极驱动信号G(2N+2)，漏极与第一开关管Tl的漏极连接，源极连接第七开关管T7的漏极。第七开关管T7的栅极输入第三时钟信号CK (n+3)，源极连接于第一扫描线的栅极驱动信号G(2N-1)。其中第三时钟信号CK(n+3)可以是通过第一时钟信号CK(η)平移3/4个时钟周期获得。
[0034]下拉维持模块18包括反相器U1、第八开关管Τ8、第九开关管T9、第十开关管Τ10、第十一开关管Tll以及第十二开关管Τ12。反相器Ul的输入端与第一开关管Tl的漏极连接，反相器Ul的输出端连接第八开关管Τ8的栅极、第九开关管T9的栅极、第十开关管TlO的栅极以及第十一开关管Tll的栅极。第八开关管Τ8的漏极与第一开关管Tl的漏极连接，源极连接第十一开关管Tll的源极。第九开关管T9的漏极输入第二参考电平VDD1，源极连接于第一扫描线的栅极驱动信号G (2Ν-1)，第十开关管TlO的漏极输入第二参考电平VDDl，源极连接于第二扫描线的栅极驱动信号G(2N)，第十一开关管Tll的漏极输入第三参考电平VDD2，源极连接第十二开关管T12的漏极，第十二开关管T12的栅极与第一开关管Tl的漏极连接，源极输入第一参考电平VSSl。其中，第二参考电平VDDl和第三参考电平VDD2为恒压正电位，第三参考电平VDD2的电位高于第二参考电平VDDl的电位。
[0035]以上各开关管皆为P型薄膜晶体管。N和η皆为正整数。
[0036]图2是图1中的栅极驱动单元I应用于第一级的电路示意图。如图2所示，第一开关管Tl的栅极输入启动信号STV，第一上拉模块11输入的第一时钟信号为时钟信号CK1，第二上拉模块输入第二时钟信号为时钟信号CK2。其中时钟信号CK2可以通过时钟信号CKl平移1/4个周期得到。通过第二开关管Τ2输出第一扫描线的驱动信号G1，通过第四开关管Τ4输出第二扫描线的驱动信号G2，并通过第三开关管Τ3输出第一级传信号ST1，通过第五开关管Τ3输出第二级传信号ST2。图3是图1中的栅极驱动单元I应用于第二级的电路示意图。如图3所示，第一开关管Tl的栅极输入第一级栅极驱动单元输出的第二级传信号ST2。第一上拉模块11输入的第一时钟信号为时钟信号CK3，第二上拉模块12输入第二时钟信号为时钟信号CK4。其中时钟信号CK3可以通过时钟信号CK2平移1/4个周期得到，时钟信号CK4可以通过时钟信号CK3平移1/4个周期得到。分别通过第二开关管Τ2和第四开关管Τ4输出第三扫描线的栅极驱动信号G3和第四扫描线的栅极驱动信号G4。同时分别通过第三开关管Τ3和第五开关管Τ5输出第三级传信号ST3和第四级传信号ST4。
[0037]图1中的栅极驱动单元I的工作过程如下:
[0038]上级级传信号ST(2N_2)为低电位时，第一开关管Tl导通，对第一自举电容16和第二自举电容17充电，使第一节点Q(N)得到一负电位，启动该栅极驱动单元I。随后上级级传信号ST(2N-2)转变为高电位，而位于第一开关管Tl漏极的第一控制节点Q(2N-1)通过第一自举电容Cbl和第二自举电容Cb2维持负电位。然后，第二开关管T2、第三开关管T3、第四开关管T4以及第五开关管T5受第一控制节点Q(2N-1)的控制导通，此时第一时钟信号CK(η)的低电平到来，通过第二开关管Τ2和第三开关管Τ3继续向第一自举电容Cbl充电，使得第一控制节点Q(2N-1)达到更低的负电位。与此同时，第二开关管T2的源极输出第一级传信号ST(2N-1)的低电平，第三开关管T3的源极输出第一扫描线的栅极驱动信号G(2N-1)的低电平。对于PMOS栅极驱动电路，一般将扫描驱动信号为低电位的时隙称为作用期间。
[0039]此时在作用期间，由于第一控制节点Q(2N_1)为低电位，经反相器Ul反相后得到第二控制节点P(2N-1)为高电位，下拉维持模块18中的第十二开关管T12导通，而第十一开关管T11、第八开关管T8、第九开关管T9以及第十开关管TlO均关闭。第八开关管T12的源极的电位被拉低至第一参考电平VSS1，如此能够减少第一控制节点Q(2N-1)经过第八开关管T8的漏电。另外由于第十二开关管导通，使第一控制节点Q(2N-1)近似维持第一参考电平VSS1，而采用第一参考电平VSSl来进行第一开关管Tl的信号传递，也而可以减少第一控制节点Q(2N-1)的漏电。
[0040]接着，第一时钟信号CK (η)变为高电位，相应地由第二开关管Τ2源极输出的第一扫描线的栅极