2的第一输出端Pl的电位与第一级栅极驱动单元中的第一控制节点Ql的电位相反，此时第一主反相模块201处于工作期间。反相器U2的第二输出端P2的电位与第二级栅极驱动单元中的第一控制节点Q2的电位相反，此时第二主反相模块203处于工作期间。反相器U2的第三输出端P3的电位与第三级栅极驱动单元中的第一控制节点Q3的电位相反，此时第三主反相模块204处于工作期间。而共享节点Kl在任一一个主反相模块工作时皆为高电位。
[0052]综上所述，本发明在每级栅极驱动单元中包括用于根据上级级传信号生成扫描电平信号的上拉控制模块、用于根据扫描电平信号和第一时钟信号，拉升两条扫描线中的第一扫描线的栅极驱动信号的第一上拉模块、用于根据扫描电平信号和第二时钟信号，拉升两条扫描线中的第二扫描线的栅极驱动信号的第二上拉模块、用于根据扫描电平信号生成第一级传信号的第一下传模块、用于根据扫描电平信号生成第二级传信号的第二下传模块、用于拉低第一扫描线和第二扫描线的栅极驱动信号的下拉模块、第一自举电容、第二自举电容、以及用于维持第一扫描线和第二扫描线的栅极驱动信号的低电平的下拉维持模块，使每个栅极驱动单元分别驱动连续设置的两条扫描线，能够减少GOA电路的元件数量，便于实现超窄边框设计。
[0053]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括级联的多个栅极驱动单元，每个所述栅极驱动单元用于分别驱动连续设置的两条扫描线，包括: 上拉控制模块，用于根据上级级传信号生成扫描电平信号； 第一上拉模块，用于根据所述扫描电平信号和第一时钟信号，拉升所述两条扫描线中的第一扫描线的栅极驱动信号； 第二上拉模块，用于根据所述扫描电平信号和第二时钟信号，拉升所述两条扫描线中的第二扫描线的栅极驱动信号； 第一下传模块，用于根据所述扫描电平信号生成第一级传信号； 第二下传模块，用于根据所述扫描电平信号生成第二级传信号； 下拉模块，用于拉低所述第一扫描线和所述第二扫描线的栅极驱动信号； 第一自举电容，用于生成所述第一扫描线的栅极驱动信号的低电平； 第二自举电容，用于生成所述第二扫描线的栅极驱动信号的低电平； 下拉维持模块，用于维持所述第一扫描线和所述第二扫描线的栅极驱动信号的低电平。2.根据权利要求1所述的电路，其特征在于，所述上拉控制模块包括第一开关管，所述第一开关管的栅极输入所述上级级传信号，源极接第一参考电平，漏极分别与所述第一上拉模块、所述第二上拉模块、第一下传模块、所述第二下传模块、所述第一自举电容、所述第二自举电容以及所述下拉维持模块连接。3.根据权利要求2所述的电路，其特征在于， 所述第一上拉模块包括第二开关管，所述第二开关管的栅极与所述第一开关管的漏极连接，漏极输入所述第一时钟信号，源极输出所述第一扫描线的栅极驱动信号； 所述第一下传模块包括第三开关管，所述第三开关管的栅极与所述第一开关管的漏极连接，漏极输入所述第一时钟信号，源极输出所述第一级传信号。4.根据权利要求2所述的电路，其特征在于， 所述第二上拉模块包括第四开关管，所述第四开关管的栅极与所述第一开关管的漏极连接，漏极输入所述第二时钟信号，源极输出所述第二扫描线的栅极驱动信号。5.根据权利要求2所述的电路，其特征在于，所述第二下传模块包括第五开关管，所述第五开关管的栅极与所述第一开关管的漏极连接，漏极输入所述第二时钟信号，源极输出所述第二级传信号。6.根据权利要求2所述的电路，其特征在于，所述下拉模块包括第六开关管和第七开关管，所述第六开关管的栅极输入下级级传信号或下级栅极驱动信号，漏极与所述第一开关管的漏极连接，源极连接所述第七开关管的漏极；所述第七开关管的栅极输入第三时钟信号，源极连接于所述第一扫描线的栅极驱动信号。7.根据权利要求2所述的方法，其特征在于，所述下拉维持模块包括包括反相器、第八开关管、第九开关管、第十开关管、第十一开关管以及第十二开关管: 所述反相器的输入端与所述第一开关管的漏极连接，所述反相器的输出端连接所述第八开关管的栅极、第九开关管的栅极、第十开关管的栅极以及第十一开关管的栅极，所述第八开关管的漏极与所述第一开关管的漏极连接，源极连接所述第十一开关管的源极，所述第九开关管的漏极输入第二参考电平，源极连接于所述第一扫描线的栅极驱动信号，所述第十开关管的漏极输入所述第二参考电平，源极连接于所述第二扫描线的栅极驱动信号，所述第十一开关管的漏极输入第三参考电平，源极连接第十二开关管的漏极，所述第十二开关管的栅极与所述第一开关管的漏极连接，源极输入第一参考电平。8.根据权利要求7所述的方法，其特征在于，所述反相器包括主反相模块和辅助反相模块，所述主反相模块包括:第十三开关管、第十四开关管、第十五开关管以及第十六开关管，所述辅助反相模块包括第十七开关管以及第十八开关管，所述第十三开关管的栅极与所述第一开关管的漏极连接，漏极输入所述第二参考电平，源极连接所述第十四开关管的漏极，所述第十四开关管的栅极和源极输入所述第一参考电平；所述第十五开关管的栅极与所述第一开关管的漏极连接，漏极连接所述第十七开关管的源极，源极为所述反相器的输出端，连接所述第十六开关管的漏极；所述第十六开关管的栅极连接所述第十三开关管的源极，源极输入所述第一参考电平；所述第十七开关管的栅极与所述第一开关管的漏极连接，漏极输入所述第三参考电平；所述第十八开关管的栅极连接所述第十六开关管的栅极，源极输入所述第一参考电平，漏极连接所述第十七开关管的源极。9.根据权利要求7所述的方法，其特征在于，连续三级的所述栅极驱动单元共享所述反相器。10.根据权利要求9所述的方法，其特征在于，所述反相器包括三个主反相模块和一辅助反相模块，第一个所述主反相模块包括:第十九开关管、第二十开关管、第二十一开关管、第二十二开关管；所述辅助反相模块包括第二十三开关管、第二十四开关管、第二十五开关管、第二十六开关管；第二个所述主反相模块包括:第二十七开关管、第二十八开关管、第二十九开关管、第三十开关管；第三个所述主反相模块包括:第三十一开关管以及第三十二开关管、第三十三开关管以及第三十四开关管； 所述第十九开关管的栅极与第一级栅极驱动单元中的所述上拉控制模块的输出端连接，漏极输入所述第二参考电平，源极连接所述第二十开关管的漏极，所述第二十开关管的栅极和源极输入所述第一参考电平；所述第二十一开关管的栅极与所述上拉控制模块的输出端连接，漏极连接所述第二十五开关管的源极，源极为所述反相器的第一输出端，连接所述第一级栅极驱动单元中的所述第八开关管的栅极，所述第二十二开关管的栅极连接第十九开关管的源极，源极输入所述第一参考电平，漏极连接所述第二十一开关管的源极； 所述第二十三开关管的栅极与所述上拉控制模块的输出端连接，漏极输入所述第三参考电平，源极连接所述第二十五开关管的源极；所述第二十四开关管的栅极连接所述第二十二开关管的栅极，漏极连接所述第二十五开关管的源极，源极连接所述第二十六开关管的漏极；所述第二十五开关管的栅极连接第三级栅极驱动单元中的上拉控制模块的输出端，漏极输入所述第三参考电平；所述第二十六开关管的栅极连接所述第三十四开关管的栅极，源极输入所述第一参考电平； 所述第二十七开关管的栅极连接第二级栅极驱动单元中的上拉控制模块的输出端，漏极输入所述第二参考电平，源极连接所述第二十八开关管的漏极；所述第二十八开关管的栅极和源极输入所述第一参考电平；所述第二十九开关管的栅极连接所述第二级栅极驱动单元中的上拉控制模块的输出端，漏极连接所述第二十五开关管的源极，源极为所述反相器的第二输出端，连接所述第二级栅极驱动单元中的第八开关管的栅极；第三十开关管的栅极连接所述第二十七开关管的源极，源极输入所述第一参考电平，漏极连接所述第二十九开关管的源极； 所述第三十一开关管的栅极连接所述第三级栅极驱动单元中的上拉控制模块的输出端，漏极输入所述第二参考电平，源极连接所述第三十二开关管的漏极；所述第三十二开关管的栅极和源极输入所述第一参考电平；所述第三十三开关管的栅极连接所述第三十一开关管的栅极，漏极连接所述第二十五开关管的源极，源极为所述反相器的第三输出端，连接所述第三级栅极驱动单元中的第八开关管的栅极；所述第三十四开关管的栅极连接所述第三十一开关管的源极，源极输入所述第一参考电平，漏极连接所述第三十三开关管的源极。
【专利摘要】本发明公开了一种栅极驱动电路。包括级联的多个栅极驱动单元，每个所述栅极驱动单元用于分别驱动连续设置的两条扫描线，通过第一上拉模块和第一下传模块分别输出第一扫描线的栅极驱动信号和第一级传信号，通过第二上拉模块和第二下传模块分别输出第二扫描线的栅极驱动信号和第二级传信号。通过以上方式，本发明能够减少GOA电路的元件数量，便于实现超窄边框设计。
【IPC分类】G09G3/36
【公开号】CN105139816
【申请号】CN201510617896
【发明人】戴超
【申请人】深圳市华星光电技术有限公司
【公开日】2015年12月9日
【申请日】2015年9月24日