一种低温一次性烧结晶界层陶瓷基板的制备方法
【技术领域】
[0001] 本发明涉及一种陶瓷基板的制备方法，具体是一种低温一次性烧结晶界层陶瓷基 板的制备方法。
【背景技术】
[0002] 随着无线技术的迅猛发展，工作频率的不断升高，对元器件的小型化要求越来越 1?。由于微波芯片电容器具有体积小，低损耗，1?Q值，介质强度1?，耐1?温和性能稳定可罪 等优点，该产品非常适合对频率、便携性要求高的无线应用领域。
[0003] 微波芯片电容包含单层陶瓷芯片电容器和多层陶瓷芯片电容器，相比较而言，单 层陶瓷芯片电容器在高频时损耗较低，单层陶瓷芯片电容器性能优于多层芯片电容器，适 合更高频率使用，是通讯系统的一个重要的器件，适用于各种射频模块电路设计，包括手机 通信、雷达、遥测遥控遥感、航空航天、GPS-北斗卫星定位等。
[0004] 适用于陶瓷电容器生产的陶瓷材料主要有三大类，S卩I类陶瓷，II类陶瓷和III类 陶瓷。III类陶瓷又被称为半导体陶瓷，主要有晶界层（BLC)和表面层（SLC)两大系列，其 制作工艺有别于常规I类和II类陶瓷，是一类利用特殊的显微结构即晶粒及瓷体半导化， 晶界或表面绝缘化来获取巨大的宏观介电效应的陶瓷材料。其中表面层陶瓷虽然具有电容 量体积比大等优点，但同时也存在介质损耗大、绝缘电阻低、耐电压低和电容量随温度、时 间的变化较大的不足，因而限制了其本身的使用领域；而晶界层陶瓷则不同，它所表征的电 容量是由无数个电容串并联显现出来的，它不仅具有电容量大、体积小等优点、而且还具有 损耗低、色散频率高、温度特性好、电容量随时间稳定好等独特的性能特点，是一种高介的、 稳定性又好的电容器。据调查，其国内年需求需求量达5亿只，并且市场不断在扩大。目前， 我国主要依赖进口来解决对此类产品的需要。
[0005] 单层片式晶界层半导体陶瓷基片的制造具有相当高的技术难度，特别是对于大尺 寸基片（面积达52X52mm，厚度0.1mm)的制造而言，既要求电气性能良好，耐电压高，绝缘 电阻高，又要求平整、不变形。目前，全球单层片式晶界层半导体陶瓷材料的市场规模约9 亿美元，并以每年30%的速度增长。国内对于高性能的单层片式晶界层半导体陶瓷材料的 规模化生产尚属空白，这也是导致此类电容器长期以来一直以来进口的根本原因。
【发明内容】
[0006] 本发明的目的在于提供一种薄的晶界层陶瓷基片的制备方法，采用流延方式成 型，在氮氢气氛较低温度下一次性烧结晶界层陶瓷，以解决上述【背景技术】中提出的问题。
[0007] 为实现上述目的，本发明提供如下技术方案：
[0008] -种低温一次性烧结晶界层陶瓷基板的制备方法，其具体制作步骤如下：
[0009] (1)配料球磨：将钛酸锶、半导化稀土氧化物、助烧剂分别研磨过1250-2500目的 网筛后，与去离子水按混合均匀后进行滚动球磨，球磨时间20-50h，得粗磨料；
[0010] (2)流延成型：在粗磨料中加入有机粘接剂、分散剂和消泡剂，再次球磨10-20h得 到流延料，采用流延方式得到流延干膜片，所述流延干膜片的厚度0.l-o.2_，再将流延干 膜片剪切成所需的尺寸后进行叠片；
[0011] ⑶排胶：在空气气氛炉中，对叠好的流延干膜片进行排胶，排胶最高温度 500-800°C，升温速率小于1°C/min，总的排胶时间20-80h;
[0012] (4)烧结：将排胶完的膜片移到还原气氛烧结炉中烧结成薄陶瓷基板，烧结温度 1000-1300°C，保温时间l_5h，升温速率小于2°C/min;
[0013] (5)表面处理工艺：对烧结得到的薄陶瓷基板进行双面精密抛光，得到所需厚度 的陶瓷基片，打磨后的基片表面平整度小于3μm。
[0014] 作为本发明进一步的方案：步骤（1)中半导化稀土氧化物与钛酸锶的摩尔比 为0.0005-0. 006 : 1，所述半导化稀土氧化物为一种或多种稀土氧化物的混合物，所 述助烧剂为硅、锌、铝、锂、铋的氧化物中的一种或多种，且钛酸锶与助烧剂的质量比为 100 : 1-10。
[0015] 作为本发明再进一步的方案：所述步骤（2)中球磨好的流延料的平均粒径小于 1μm〇
[0016] 作为本发明再进一步的方案：所述步骤（2)中叠好的一叠流延干膜片的高度与尺 寸之比小于0. 5。
[0017] 作为本发明再进一步的方案：所述步骤（3)中的还原气氛为氮氢气氛，且氮气和 氢气的流量比为96 : 4-85 : 15。
[0018] 与现有技术相比，本发明的有益效果是：一是，只需一次烧结，烧结温度很低，能耗 小；二是，采用先进的流延成型、叠片工艺，可制备厚度小至〇. 1mm，尺寸大于30mmX30mm的 薄基板，可供制备单层片式瓷介电容器；三是，采用一次烧结方法，制备的陶瓷基片材料介 电常数大，介电损耗很小，且材料的一致性较好；四是，该晶界层陶瓷材料的成功研制、规模 化生产可以扭转目前国内靠进口来满足国内市场对晶界层半导体陶瓷电容器需求的局面， 将为电子产品的更新换代，提供一套完备的、先进的制造工艺和技术保障，并改变我国在该 领域的薄弱之势，为电子设备缩小体积、减轻质量、提高运算速度、提高可靠性打下坚实的 基础，并使整机和电器得到应有的发展。
【附图说明】
[0019] 图1为本发明的工艺流程图。
[0020] 图2为本发明实施例制备陶瓷基板材料的低倍数SEM图。
[0021] 图3为本发明实施例制备陶瓷基板材料的高倍数SEM图。
【具体实施方式】
[0022] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0023] 实施例1 :
[0024] -种低温一次性烧结晶界层陶瓷基板的制备方法，其具体制作步骤如下：
[0025] (1)配料球磨：将钛酸锶、半导化稀土氧化物、助烧剂分别研磨过1250目的网筛 后，与去离子水按混合均匀后进行滚动球磨，球磨时间20h，得粗磨料，所述半导化稀土氧化 物与钛酸锶的摩尔比为0.0005 : 1，所述半导化稀土氧化物为一种或多种稀土氧化物的混 合物，所述助烧剂为硅、锌、铝、锂、铋的氧化物中的一种或多种，且钛酸锶与助烧剂的质量 比为100 : 1 ;
[0026] (2)流延成型：在粗磨料中加入有机粘接剂、分散剂和消泡剂，再次球磨10h得到 流延料，采用流延方式得到流延干膜片，所述流延干膜片的厚度〇. 1_，再将流延干膜片剪 切成所需的尺寸后进行叠片，叠好的一叠流延干膜片的高度与尺寸之比小于0. 5,所述球磨 好的流延料的平均粒径小于1μm;
[0027] (3)排胶：在空气气氛炉中，对叠好的流延干膜片进行排胶，排胶最高温度500°C， 升温速率小于1°C/min，总的排胶时间20h;
[0028] (4)烧结：将排胶完的膜片移到还原气氛烧结炉中烧结成薄陶瓷基板，烧结温度 KKKTC，保温时间lh，升温速率小于2°C/min，所述还原气氛为氮氢气氛，且氮气和氢气的 流量比为96 : 4;
[0029] (5)表面处理工艺：对烧结得到的薄陶瓷基板进行双面精密抛光，得到所需厚度 的陶瓷基片，打磨后的基片表面平整度小于3μm。
[0030] 测试电性能参数如表1所示，计算可知介电常数在25000左右，损耗小于2. 5%。
[0031] 表1利用