1.一种带隙基准源电路，包括：负反馈电路和具有正温度系数和负温度系数的双极性晶体管的两条基本支路，所述负反馈电路对所述两条基本支路的电压进行负反馈，其特征在于，还包括：第一运算放大器和基准电压输出支路，所述基准电压输出支路包括串联电连接的第一PMOS管和第一双极性晶体管，所述第一双极性晶体管与所述基本支路的双极性晶体管的类型相同；所述第一运算放大器的两个输入端中的一端连接到一条所述基本支路中的双极性晶体管控制端，另一端连接到所述基准电压输出支路的第一双极性晶体管控制端；所述第一PMOS管的栅极与所述第一运算放大器的输出端连接，所述第一PMOS管的源极连接到电压VCC端，漏极为所述基准电压输出端。
2.根据权利要求1所述的带隙基准源电路，其特征在于，所述反馈电路包括第二运算放大器、尺寸相同的第二PMOS管和第三PMOS管；所述第二PMOS管与所述第三PMOS管共栅极，且两个源极都连接到电压VCC端，两个漏极分别与所述两条基本支路中的双极性晶体管的控制端电连接，所述两条基本支路中的双极性晶体管的控制端还分别与所述第二运算放大器的两个输入端电连接，所述第二运算放大器的输出端连接到所述第二PMOS管和第三PMOS管的栅极。
3.根据权利要求2所述的带隙基准源电路，其特征在于，所述两条基本支路中的双极性晶体管为PNP型晶体管，所述双极性晶体管的基极和集电极均接地，发射极为所述双极性晶体管的控制端。
4.根据权利要求3所述的带隙基准源电路，其特征在于，未与所述第一运算放大器输入端相连的一条所述基本支路还包括一个第一调整电阻，所述第一调整电阻连接在双极性晶体管的发射极和该基本支路对应的PMOS管漏极与所述第二运算放大器的输入端的连接点之间。
5.根据权利要求4所述的带隙基准源电路，其特征在于，与所述第一运算放大器输入端相连的一条所述基本支路中的双极性晶体管为PNP三极管，所述未与所述第一运算放大器输入端相连的一条所述基本支路中的双极性晶体管包括N个与所述PNP三极管尺寸大小相同的三极管，N为正整数。
6.根据权利要求5所述的带隙基准源电路，其特征在于，所述基准电压输出支路还包括第二调整电阻，所述第二调整电阻连接在所述基准电压输出端和所述第一双极性晶体管控制端与所述第一运算放大器的输入端的连接点之间。
7.根据权利要求6所述的带隙基准源电路，其特征在于，所述第一双极性晶体管为与所述PNP三极管尺寸大小相同的三极管。