技术总结
一种非易失性存储器件可以包括：单元串，包括串联耦接的多个存储单元；位线，耦接至单元串；页缓冲器，适用于在正常编程操作、慢编程操作和编程禁止操作期间分别将感测节点驱动至接地电压、中间电压和核心电压；以及连接单元，适用于在慢编程操作期间响应于第一电压的控制信号以及在正常编程操作和编程禁止操作期间响应于高于第一电压的第二电压的控制信号，将位线耦接至感测节点。
技术研发人员：权奇昌
受保护的技术使用者：爱思开海力士有限公司
文档号码：201610519553
技术研发日：2016.07.04
技术公布日：2017.05.24