损失可以降低或者消除，所以连接到每个位线的存储单元的数目与传统存储器件相比较可以增加。
[0104]图5是示意性地示出图1的半导体存储器件的另一扩展实施例的图。具体来说，图5示出2*2存储单元阵列结构。在图5的实施例中，每个存储单元是包括可变电阻器VR和二极管DI的电阻性存储单元。
[0105]每个可变电阻器VR的一端连接到字线(S卩，要么连接到WLl要么连接到WL2)。二极管DI的阳极连接到可变电阻器VR的另一端，其阴极连接到位线(S卩，要么BLl要么BL2)。
[0106]感测电路200-1连接到第一感测线SELl以及第一位线BLl。当第一感测线SELl和第一位线BLl布置在器件结构的不同层时，第一感测线SEL可以经由触点CTl连接到第一位线BLl的第二端SEl。第一感测线SELl可以是在存储单元阵列的存储单元上方交叉的金属跳线。
[0107]在图5中示出的2*2存储单元阵列结构可以扩展为N*M存储单元阵列结构(N和M是3或更大的自然数)。
[0108]图6是用于描述根据发明构思的示范性实施例的数据感测方法的基本原理的图。图7是相应于图6的等效电路图。
[0109]在图6中，示出根据交叉桥接开尔文电阻(Cross-Bridge Kelvin Resistor，CBKR)测量方法的结构，该方法是一种用于测量触点(例如，图6中的触点64)的电阻值的方法。在CBKR测量方法中，提供第一对端子C-C以将电流施加到触点64，并且提供第二对端子P-P以用于测量电压。第一对端子和第二对端子形成独立的环。使用该方法，可以使用四个端子精确地测量触点64的电阻值Rsub_t，而不受可能存在于测量路径中的寄生电阻的影响。
[0110]可以使用两个端子实现基本电阻测量方法。电流被提供给两个端子的其中一个，并且来自电压源的电压经由两个端子被施加于触点的两端之间。也就是说，可以使用欧姆定律(V = IR)测量触点的电阻值。当使用该方法时，因为在电流施加于其的端子测量电压，所以电流流经的路径中的全部电阻由电阻测量来反映。因此，因为测量的电阻值包括电压计的线缆的电阻值，所以它是不精确的。
[0111]对于CBKR测量方法来说，使用四个端子独立地形成用于施加电流的环和用于测量电压的环，所以没有电流流经测量电压的环。从而，电压降不发生。
[0112]用于施加电流的环包含电压源、电流计61、端子C-C和触点64，并且可以沿图7中所示的外路径(outer path)形成。用于测量电压的环包含触点64、端子P-P和电压计62，并且可以沿图7中所示的内路径(inner path)形成。
[0113]这里，如果电阻存在于电流流经的路径，则电压降发生。但是，如果没有电流流过路径，则根据欧姆定律(即，= OA)电压降不发生。如果使用这样的原则设置没有电流流过的状况，则即使具有非零电阻的线缆在测量路径中，也可以精确地测量电压。如果电压测量环具有无穷大输入电阻值，则没有电流沿着用于测量电压的路径流动。参照图7，因为没有电流沿着用于测量电压的路径流动，所以沿着测量路径没有电压降发生。因此，触点64的电阻值可以不包括端子P-P之间的线缆电阻Rwira。也就是说，可以精确地测量触点64的电阻Rsub_t，因为在内路径的寄生电阻将不会影响测量。
[0114]在本发明构思的实施例中，可以使用上述CBKR测量方法在半导体存储器件(例如，电阻存储器等等)中实现感测电路和感测方法。为此，感测裕量可以不论所选择的存储单元处于近单元区域还是远单元区域都是相同的，由此使得可以增加连接到位线的存储单元的数目。
[0115]图8是用于描述根据图2的数据感测方法的电路图。
[0116]参照图8，示出了具有电阻的位线BL，该电阻可以被视为多个寄生位线电阻RBL。在图8中，假定连接到位线BL的存储单元是MRAM存储单元，其分别包括磁隧道结(MTJ)元件和单元晶体管CTR。
[0117]当被选择的存储单元远离位线BL的第一端FE时，位线电阻RBL的数目增加；因此，在第一端FE与所选择的存储单元之间的位线的部分的电阻值变得较大。例如，当处于近单元区域中的第二存储单元MC2在读操作期间被选择时，位线BL的电阻值可以是“lxRBL”。相比之下，当处于远单元区域中的第η存储单元MCn在读操作期间被选择时，位线BL的电阻值可以是“nx RBL”。
[0118]根据本发明构思的感测方法，感测裕量被恒定保持，而不论所选择的存储单元是处于近单元区域还是远单元区域。
[0119]例如，在图8中，如果在读操作期间存储单元MCn2被选择，则字线WLn2被激活，并且感测电流经由PMOS晶体管204被提供给位线。感测电流经由位线节点BLNOn 2从位线BL的第一端FE流到第n-2存储单元MCn 2的源极线SL n 2。具体来说，提供给位线节点BLNOn 2的电流经由MTJ元件和存储单元MCn 2的单元晶体管CTR流到源极线SL n 2。
[0120]因为电流沿位线BL上的路径CPI流动，所以在施加电流的方向上电压降发生。但是，因为其输入电阻可以是无穷大(或者至少非常大)的电压测量电路，也就是说，感测放大器210和其余的位线BL在位线BL上的路径CP2上，所以没有电流流动。也就是说，没有电流在位线的位线节点BLNOn 2与第二端SE之间流动，所以即使电阻会非常高，也没有电压降发生。因为没有电流流动，所以在位线节点BLNOn 2与感测线SEL之间的导电路径的电阻不影响感测电压SEV。
[0121]如上所述，感测电压SEV可以是在位线节点BLNOn2处出现的电压。感测放大器210通过将感测电压SEV与参考电压Vref进行比较来感测存储在所选择的存储单元中的数据，而不论所选择的存储单元的位置为何。因此，感测操作可以仅仅感测所选择的存储单元的电阻状态，不论选择了第一存储单元MCl还是第η存储单元MCn。感测数据OUT作为感测操作的结果被输出。
[0122]因此，通过为每个位线BL提供感测线SEL以及将感测电流施加于其的点与感测电压被测量的点分离开，相对于处于远单元区域中的存储单元可以降低或者防止感测裕量的减少。因此，可以增加连接到位线的存储单元的数目。
[0123]图9是用于描述根据图3的数据感测方法的电路图。
[0124]参照图9，示出用于通过将CBKR测量方法的基本原理应用于包括箝位晶体管208的感测电路来解决近单元与远单元之间的感测裕量损失的结构。
[0125]在图9中，感测电路包含箝位晶体管208、比较器206、偏置电压晶体管204和感测放大器210。感测放大器210是诸如像交叉耦合的差动放大器或者电流镜差动放大器之类的电压感测放大器。
[0126]假定1024个存储单元连接到位线BL并且位线上的第1022存储单元MCn 2被选择，该第1022存储单元离位线BL的第一端FE非常远(即，第1022存储单元MCn 2处于远单元区域中并且位置离位线BL的第二端SE非常近)。
[0127]字线WLn 2被使能，偏置电压晶体管204提供预定感测电流给感测电压节点SVN。感测电流可以设置为处于当存储单元被编程为高电阻状态时流动的电流值与当存储单元被编程为低电阻状态时流动的电流值之间的中间电流值。例如，当存储单元在处于高电阻状态时I μ A的电流流动的时候以及当在存储单元处于低电阻状态时5 μ A的电流流动的时候，大约3 μΑ的电流可以被提供为感测电流。在这种情况下，大约3V的电压可以在感测电压节点SVN作为初始电压出现。
[0128]感测电流受箝位晶体管208限制，并且然后被提供给位线的第一端FE。因为箝位晶体管208响应于箝位控制电压CCV调整感测电流，所以连接到第1022存储单元MCn 2的位线节点BLNOnJ^电压变得等于预定箝位电压VCMP。箝位电压VCMP的电平可以设置为低于感测电压节点SVN的电压电平。例如，箝位电压VCMP的范围可以从0.3V到2V。
[0129]受箝位晶体管208箝位的感测电流沿电流路径CPl从位线BL的第一端FE流到所选择的存储单元MCn 2的源极线SL η 2，但是由于存在于位线BL的该部分上的无穷大输入电阻而造成它不从位线节点BLNOn 2流到第二端SE。也就是说，没有电流沿路径CP2流动。
[0130]比较器206将箝位电压VCMP与感测线SEL上出现的感测线电压SLV进行比较，并且根据比较的结果生成箝位控制电压CCV。因此，如果箝位电压VCMP被设置为2V，则位线节点BLNOn 2的电压被限制为2V作为控制目的电压。在这种情况下，第一端FE可以具有比位线节点BLNOn 2的电压高的电压(例如，2.5V)。当第一存储单元MCl被选择时从比较器206生成的箝位控制电压CCV低于当第1022存储单元MCn 2被选择时生成的箝位控制电压CCV。在这种情况下，因为箝位晶体管208被弱导通，所以第一端FE的电压可以被限制为2V。
[0131]比较器206和箝位晶体管208构成用于将连接到所选择的存储单元的位线节点的电压设置为箝位电压VCMP，而不论是处于近单元区域的存储单元还是处于远单元区域的存储单元被选择，的装置。因此，当处于近单元区域中的存储单元被选择时生成的箝位控制电压CCV可以高于当处于远单元区域中的存储单元被选择时生成的箝位控制电压CCV。
[0132]如上所述，箝位感测电流由于无穷大输入电阻而不在位线节点BLNOn 2与感测线SEL之间流动，所以在位线节点BLNOn 2与感测线SEL之间不发生电压降。因此，感测线电压SLV可以等于位线节点BLNOn 2的电压。基于相同的原则，当第一存储单元MCl被选择时，在第一端FE处出现的位线节点的电压变得等于预定箝位电压VCMP ;因此，感测电流不在第一端FE与感测线SEL之间流动。
[0133]因此，感测放大器210的感测电压节点SVN的电压可以仅基于所选择的存储单元的电阻状态，而不论所选择的存储单元是处于近单元区域还是远单元区域中。当所选择的存储单元处于低电阻状态时，相对大的感测电流朝源极线流动；因此，低于3V(初始电压)的电压出现在感测电压节点SVN处。当所选择的存储单元处于高电阻状态时，相对小的感测电流朝源极线流动；因此，低于3V(初始电压)的电压出现在感测电压节点SVN处。感测放大器210在感测时间将感测电压节点SVN的电压与参考电压Vref进行比较，并且作为比较的结果输出感测数据OUT。
[0134]测量的电压经由连接到所选择的位线BL的第二端SE的感测线SEL被反馈，并且被箝位的感测电流不在所选择的存储单元的位线节点与感测线SEL之间流动。因此，位线节点(例如，BLN0n-2)与感测线SEL之间的电阻值可以不影响电压测量。
[0135]近单元与远单元之间的感测裕量损失可以通过实现根据参考图9描述的感测原理的感测电路降低或者消除。因为近单元与远单元之间的感测裕量可以保持恒定，所以连接到位线的存储单元的数目可以增加。根据图9中所示的感测电路，恒定确保数据感测裕量，而不论近单元与远单元之间的位线负载差如何，由此在考虑感测速度的情况下增加存储容量。
[0136]图10是示意性地示出图4的半导体存储器件的扩展实施例的图。
[0137]参照图10，如果感测电路200-1和200-2位于附图的右侧，则包括列栅极CG2、CG4和CG6、第二局部I/O线单元SI/0以及感测线SELl到SELn的第二列栅极单元被添加到图的左侧。包括列栅极CGl、CG3和CG5以及第一局部I/O线单元FI/Ο的第一列栅极单元是默认组件。
[0138]例如，当连接到第一位线的存储单元被选择时使能