专利名称：半导体装置以及用以制造半导体装置的衬底的制作方法
技术领域：
本发明涉及半导体装置的形成方法，特别涉及半导体装置中的隔离结构 以及利用离子注入法形成该隔离结构的方法。
背景技术：
半导体元件是非常小的电子元件，可用来形成集成电路，而目前常见的 电子产品中，其半导体元件的基本操作部分被称为芯片(chip)。芯片，一
般而言是指已被封装在硬塑料(hardplastic)或相似的封装体(enclosure)内 的半导体裸片(die)。有时候一些互相连接的裸片会装在同一个封装体内。 在封装之前，会加入裸片自身以外的铅(lead)、导线或其他导体元件，以 在裸片上的集成电路与裸片以外的电子元件之间提供电性连接。芯片常被设 置在印刷线路板(printed wire board, BWD)上，并设置在如个人电脑、移动 电话或媒体播放器等设备中。每片芯片会执行对设备有用的特定设定功能， 而设备中可能只用一片或是非常大量的芯片。
芯片中的裸片是非常小的由硅或相似材料制成的平坦的块片，其面积通 常小于一平方厘米。而在这么小的面积内会被设置上千个、甚至上百万个如 上所述的小电子元件。制造过程中的许多步骤目前已被自动化，包括在事先 己决定好的布局设计中选择性地形成层(layering)及除去绝缘材料和导电材 料，以形成每个个别的半导体元件中所需要的部分。接着可将完成的元件互 相连接以形成集成电路。同时制造多个裸片的方法比每次制造单一一个裸片 的方法更有效率，为了达到这个目的，从由所选择的衬底材料形成的晶棒 (ingot)中切割出薄的晶圆(wafer)，而每片晶圆能用来制造上百个裸片， 且所形成的裸片在制造工艺后会被分割开以单独使用。
以上所提到的电子设备已变得非常受消费者喜爱，这在某种程度上是由 于它们的尺寸小并能随身携带。然而，随着电子设备的普及化，市场上已出 现对尺寸更小但功能更强的元件的需求。为了达到这样的目的，所形成的微小的半导体元件必须变得更小，并且需要更紧密地封装在一起。这样的结果 不只造成在形成半导体元件的制造过程中会有更大的挑战，同时会引起一些
电性问题，例如漏电流(current leakage)，因而对元件的性能有不利的影响。 有一种常见的半导体元件被称之为晶体管(transistor)。晶体管是不需 任何运动部件(moving part)而能够控制电流的小开关。图1显示出上述的 晶体管。图1显示具体的晶体管10的侧面剖面图。晶体管10包含形成于衬 底12上的栅极结构11。栅极结构11由数个不同的组成部分构成。介电材料 薄膜，例如氧化层，将栅极电极层14与衬底12隔开。该层介电材料薄膜可 被称做为栅极介电层13。栅极电极层14由导体材料，例如金属材料构成。 在最近，已出现使用多晶硅(polysilicon)材料取代金属材料的例子。这些例 子中，栅极电极层14上所设置的是触点(contact) 15，触点一般是以金属材 料构成的。触点15可用于栅极电极层14之间的电连接(electrical connection), 以及栅极电极层14对其他元件的连接(interconnect)(未显示在图中)。而 在栅极结构11的任一侧边上则设置由介电材料形成的间隔层(spacer) 16及 17。
栅极结构11是晶体管10中控制电流的部分。当在栅极结构11上施加小 的电压时，电流会经由沟道(channel) 20流过源极18与漏极19之间的衬底 区域。每个源极18及漏极19都是利用将如硼或磷的离子局部注入至衬底12 中的方式形成的。离子注入的工艺通常被称之为掺杂工艺(doping)。例如， 源极18及漏极19会依序连接至电压源(voltage source)以及接地(ground)
(图中未示)。金属触点21及22分别设置在源极18及漏极19上，提供了 外部电性连接的终端接点。其他的外部连接是在裸片上形成的专用接合垫
(bond pad)，而接合垫依次耦接于已形成在裸片上的晶体电路和单独的元 件。
图2a至图2d为半导体装置30在制造过程中不同阶段的连续侧面剖面 图。图2a显示，本发明实例是在衬底上直接形成缓冲氧化层34。在本例中， 衬底的材料可以为硅，而氧化层的材料可以为二氧化硅。硬掩模36直接形成 于缓冲氧化层34上。硬掩模一般可由例如氮化硅(siliconnitride)或其他适 合的材料构成。依序说明到此，仍未形成操作元件，但接着下一步将形成隔 离结构，以将之后预计要形成的操作元件分开。在本例中，隔离结构的形成是先在硬掩模36、氧化层34及衬底32内蚀 刻出凹陷(recess) 38，其中硬掩模36、氧化层34形成于衬底上方，如图2b 所示。 一旦凹陷38形成后，接着再形成氧化层40以填充沟槽38并覆盖半导 体装置30的周围部分，如图2c所示。在氧化层40中，沉积于半导体30的 凹陷38内的部分在此作为隔离结构39。接着以例如化学机械研磨(chemical metal polishing, CMP)之类方法将隔离结构39外多余的氧化层40除去，以 完成工艺。所形成的包含隔离结构39的半导体装置30示于图2d中。
上述与图2a至图2d所示半导体装置有关的工艺十分普遍，且证实有相 当高的可靠性。然而，如上所述，已有强大的市场压力需要生产更小的设备， 因此需要更小的芯片。元件的尺寸被縮小，这样的现象又被称为微縮化 (scaling)。而芯片上的元件其尺寸通常会被縮小至小于目前工艺所能生产 的最大限度。例如上述(图2c)的凹陷38，其所需要形成的尺寸已小到连氧 化层沉积步骤也难以达成。对于横向尺寸(如图2a至图2d所示)已縮窄， 但深度并未减少、甚或还要增加的凹陷或沟槽来说，情况尤其如此。深且窄 的沟槽结构意思是说该沟槽结构具有高的深宽比(aspect ratio)。具有高深 宽比的沟槽是非常有用的，但经由不适当的方法所形成的隔离结构可能使其 无法执行隔离结构应该具备的功能，而最终所形成的元件表现出的性能会被 大幅降低。
随着隔离结构的尺寸不断縮小，因此需要一种能够形成这种隔离结构而 不会大幅增加制造成本的方法。本发明即提供这样的解决方法。
发明内容
为达成上述目的，本发明的一实施例提供一种半导体装置，包含半导 体衬底；以及至少一个隔离结构，形成于该半导体衬底中，该隔离结构具有 凹角型态并定义出相对于该半导体衬底的法线方向偏离至少约5度的凹角切 线。
上述半导体装置中，该隔离结构可包含碳元素。 上述半导体装置中，该隔离结构可包含氮元素。 上述半导体装置中，该隔离结构可包含氧元素。
上述半导体装置中，该凹角切线可相对于该半导体衬底的法线方向偏离至少约30度。
上述半导体装置中，该隔离结构的上边界与该半导体衬底的上边界可位 于同一平面。
上述半导体装置中，该隔离结构中横向范围最宽的位置的高度可在介于 该隔离结构的上边界与下边界之间中间的位置。
本发明的另一实施例也提供一种用以制造半导体装置的衬底，包含有 源区；以及隔离区，邻接该有源区，其中该隔离区具有凹角型态并定义出相 对于该衬底的法线方向偏离至少约5度的凹角切线。
上述衬底中，该凹角切线可相对于该衬底的法线方向偏离至少约30度
上述衬底还可包含第二隔离区，形成于邻接该有源区且位于该隔离区
的相对位置。
上述衬底中，该隔离区可与该第二隔离区重叠。 上述衬底中，该隔离区可具有对称的型态。
.另外，本发明的又一实施例提供一种半导体装置，包含衬底；有源区， 形成于该衬底上；第一隔离区，具有凹角型态，邻接该有源区的第一侧边； 以及第二隔离区，具有凹角型态，邻接该有源区的第二侧边，其中该第一隔 离区与该第二隔离区在该有源区的下方部分是重叠的。
上述半导体装置中，该第一隔离区与该第二隔离区以及该衬底可以是整 体性地形成的。
上述半导体装置中，该第一隔离区可靠近该有源区的侧边上的凹角切线，
该凹角切线相对于法线方向偏离约30度。
上述半导体装置中，该第一隔离区与该第二隔离区的部分重叠区大约位
于该有源区的中心位置的下方。
上述半导体装置中，该第一隔离区与该第二隔离区可用二氧化硅形成。 上述半导体装置中，该第一隔离区与该第二隔离区可用氮化硅形成。 上述半导体装置还可包含有源元件，形成于该有源区内。
上述半导体装置中，该有源元件可以是晶体管。 本发明可为半导体装置提供具有良好型态的隔离结构。
图1显示典型的晶体管装置的侧面剖面图。
图2a至图2d为半导体装置在制造过程中不同阶段的连续侧面剖面图。 图3显示依据本发明的一实施例制造出的半导体装置的侧面图。 图4显示依据本发明的一实施例制造半导体装置的工艺流程图。 图5a至图5g为半导体装置在制造过程中不同阶段的连续侧面剖面图。 图6a至图6e为依据本发明的另一厶^^'丄^ 、" 口 '丄、'一一'、一 中不同阶段的连续侧面剖面图。
图7为依据本发明的另一个实施 其中，附图标记说明如下
中的半导体装置在制造过程 半导体装置的侧面剖面图。
10晶体管；
12衬底；
14栅极电极层;
16间隔层；
18源极；
21金属触点；
30半导体装置;
34缓冲氧化层；
38沟槽；
ll栅极结构； 13栅极介电层； 15触点； 17间隔层； 19漏极； 22金属触点； 32衬底； 36硬掩模； 39隔离结； 100半导体装置； 102晶体管； 106衬底的上边界；
111隔离结构的上边界; 113凹角切线的定义点；
40氧化层； 101晶体管； 105衬底； 110隔离结构；
112凹角切线的定义点； . —
200形成半导体装置的方法流程图；300半导体装置; 305衬底； 一 315缓冲氧化层； 325凹陷； 335凹陷； 404衬底的表面；
310隔离结构； 320硬掩模； 330光致抗蚀剂层；
400半导体装置； 405衬底；406有源区；411第一目标区； 415缓冲氧化层； 417隔离区； 420保护层； 422第二开口； 505衬底；
511隔离区的上边界
412第二目标区;
416隔离区； 418重叠区； 421第一开口;
504衬底的上边界； 510隔离区； 512隔离区的下边界。
具体实施例方式
有关各实施例的制造和使用方式如以下所详述。然而，值得注意的是， 本发明所提供的各种可应用的发明概念是依具体内文的各种变化来实施的， 且在此所讨论的具体实施例仅是用来显示具体使用和制造本发明的方法，而 不用以限制本发明的范围。
以下通过各附图及实例说明本发明优选实施例的制造过程。此外，在本 发明各种不同的各种实施例和附图中，相同的符号代表相同或类似的元件。
半导体装置中所使用的隔离结构用来将形成于衬底上的电性元件与邻接 或附近的元件隔离。当装置越小且被越紧密的聚集在一起时，隔离结构的尺
寸也越需要同时被縮减。许多装置对隔离结构的深宽比有超过5:1的需求。
传统形成这种结构的方法可能无法在更小尺寸的应用中产生令人满意的结 果。而比起现有技术方法所制造出的隔离结构，本发明所公开的隔离结构能
够在许多应用中提供性能更强的元件。接着将以图3说明这种隔离结构。
图3显示根据本发明的一实施例所公开的半导体装置100的侧面剖面图。 要注意的是，在这里用术语"装置"来指代一个电子元件，或是大量的电子 元件，或是一个或多个电子元件的其中一部分。换句话说，在本说明书的上 下文或叙述中，所描述的装置的具体组成不应由于被认定为是一个"装置" 而受到限制，或"装置"成为本发明必要的条件。在图3的装置100中，隔 离结构110被设置在两个操作元件中，而在此实施例中，两个操作元件为晶 体管101及晶体管102。在此所显示的晶体管101及晶体管102仅用于参考。 因此在这些操作元件中的独立元件部分在图3中并未分开描述(然而在图1 中，所选择的晶体管实施例部分则通常是独立描述的)。在图3的实施例中，隔离结构110将两个晶体管彼此隔开。在此说明， 除非在特定的实施例中进行明确的引用，对本发明来说，所示出的两个特定 的元件或其他任何的电子元件用于描述发明内容，但并不是必要的条件。在
图3的实施例中，隔离结构110例如依据以下所描述的方法形成于衬底105 中。隔离结构110的上边界111与衬底105的上边界106共面(coplanar)， 但这并非必要的条件。在其他的实施例中(未图示出)，隔离结构的上边界 可高于或低于周围衬底的上边界。
图3中所示隔离结构110明显具有上边界窄于下边界的凹角型态。在此 用"明显"表示所定义的隔离结构的凹角切线相对于隔离结构的一侧或同时 两侧上的法线偏离至少5度。凹角切线由隔离结构的侧边界线定义出，侧边 界线更明确的说起始于隔离结构上边界的一个端点，而终止于隔离结构的同 一边的最外侧端点的一条线。法线指的是方向垂直于衬底105的上边界106 的一条线。在图3中，根据上述定义，隔离结构110左侧的凹角切线是由点 U2及113定义出的。角度T最少约5度。要注意的是在图3中，隔离结构 的每一侧边的凹角切线以几乎相同的角度偏移于法线；隔离结构通常在几何 上是对称的，然而这也并非是绝对的。也要注意的是，并非所有实施例中的 隔离结构的每一侧边的最外侧端点均位于下边界上。最后要注意图3，以及 在此所提到的其他附图，并不限定于图中所示出的比例。
在图3所示的实施例中，隔离结构110与衬底105是一体成型 (integrally-formed)的，即图中的隔离结构110并未以沟槽为边界而与衬底 105的其余部分分隔开(参看图2)。隔离结构110由处理过的衬底材料形成。 在图3所示的实施例中，隔离结构110是经由多重氧离子注入法形成的。接 下来便要说明形成此装置的方法。
图4是根据本发明的实施例的半导体装置的形成方法流程图200。在一 开始，假设为完成工艺所需要的材料和设备是可得到的并且是可操作的。工 艺起始于在步骤205提供衬底。如上所述，衬底可包含硅、锗化硅，或其他 适合的材料。在步骤210，在衬底的上表面形成缓冲氧化层。氧化层可由衬 底以外的材料形成，也可直接由形成于衬底中的氧化层来形成。接着在步骤 215形成硬掩模。然后在步骤220，在硬掩模的上表面上形成光致抗蚀剂层， 并在步骤225将光致抗蚀剂层图案化。图案化的光致抗蚀剂材料在预计将要形成隔离结构的位置形成一个或多个凹陷。当然，也可为了其他的目的而将 光致抗蚀剂层图案化，例如为了在其他的位置中形成其他结构，或为了制造 根据本发明的实施例的隔离结构所需的必要结构。
一旦光致抗蚀剂层被图案化后，即在步骤230蚀刻硬掩模，以将未被光 致抗蚀剂层结构保护的硬掩模部分除去，从而定义一个或多个暴露出部分缓
冲氧化层的凹陷。接着可在步骤235将光致抗蚀剂层残余的部分除去。在本 发明的实施例中，当光致抗蚀剂层被除去后，接着在步骤240进行连续的离 子注入工艺。上述连续的离子注入工艺以利用离子化的氧元素为优选， 一般 是直接对缓冲氧化层的暴露部分进行一次或多次的离子注入处理。当然，在 其他替代的实施例中并未使用到氧化层，因此直接对暴露出的衬底进行离子 注入工艺。同样，可能还有额外的并且由硬掩模暴露出的材料层，在本例中， 是直接对暴露出的额外材料层进行离子注入工艺。这些替代的实施例并未示 于图4中。
如上所述，步骤240中的连续离子注入工艺事实上可包含一些离子注入 处理步骤。在优选实施例中，至少有三次离子注入步骤，其中一次离子注入 步骤是以正切于表面或正切于由所定义的硬掩模而暴露出的部分的方向进行 的。在此实施例中，另外两次离子注入步骤则以其他的角度进行，而以相对 于正切方向偏离约5至IO度的角度为优选;其中一次离子注入步骤在一边进 行，另一次离子注入步骤在另外一边进行。注意这些注入步骤逻辑上说能够 以任何可允许的顺序完成。改变注入工艺中的注入角度可加强制造出的具有 凹角型态的隔离结构。离子注入的能量以在介于约20KeV至150KeV的范围 内为优选，要注意的是，在多重注入处理中，并不必要将注入处理分开进行。 在此所形成的隔离结构是在原来的衬底材料上进行离子注入处理而形成的结 构，而非在之前已蚀刻出的凹陷中沉积新的材料所形成的结构。因此，这样 的隔离结构可说是与原来的衬底一体成型的。由本发明所公开的制造方法实 质上可制造出更小的隔离结构，且同时隔离结构具有更好的几何型态。
当离子注入工艺完成后，接着在步骤245进行热退火工艺。热退火例如 在介于约90(TC至130(TC的温度范围内进行约5至7个小时。在一优选实施 例中，在充满氧分子，或充满氩分子，或在同时混合着氧分子及氩分子的环 境内进行热退火工艺。在图4所显示的实施例中，硬掩模及氧化缓冲层接着会分别在步骤250及步骤255依序被除去。虽然在此所显示的工艺流程图中
是以两个分开的步骤将硬掩模及氧化缓冲层除去的，但在某些应用中，硬掩 模及氧化缓冲层是在单一一个操作步骤中被除去的。接着可再以其他的制造 步骤继续进行工艺，例如在邻接于隔离结构的位置形成(或完成)晶体管或 其他选择性的电子元件。这些被隔离开的电子元件其工艺并不需为了完成方
法200而在特定的时间进行；事实上，可在执行方法200的过程中的任何适 当时机进行选定的电子元件工艺中的某些步骤或所有步骤。此外，除非有明 确的指定要求，或在上下文中有明显的要求，否则方法200并不一定要以上 述的工艺顺序进行。
现在将以连续
本发明的一实施例的方法。图5a至图5g为在制 造半导体装置300的过程中不同阶段的剖面图。在此实施例中，缓冲氧化层 315形成于衬底305上。衬底可包含硅材料。缓冲氧化层可包含直接在衬底 305上进行表面氧化所得到的氧化硅材料。在其他实施例中，衬底305可由 不同的材料，例如锗化硅材料形成。缓冲氧化层同样也可由不同的材料形成。 而在某些实施例中，氧化层是以沉积的方式形成的，而非以对衬底材料进行 氧化工艺的方式形成。接着如图5a所示，在缓冲氧化层315上形成硬掩模 320。硬掩模320可由氮化硅材料形成。硬掩模320也可用多层的结构形成， 例如沉积氮化硅-氧化硅-氮化硅(nitride-oxide-nitride, NON)结构的硬掩模 320 (图中未示)。
接着在硬掩模320上形成光致抗蚀剂层330，并借助黄光工艺将光致抗 蚀剂层图案化。当光致抗蚀剂层被图案化后，会形成当中包含一个或多个凹 陷的结构层。在图5b中可看见，凹陷335形成于经图案化后所留下的光致抗 蚀剂结构层中，且凹陷335暴露出部分硬掩模320的上表面。接着进行蚀刻 步骤将硬掩模320暴露出的部分除去。较好的状况是，未被光致抗蚀剂层330 保护的部分硬掩模320会完全被除去，从而形成凹陷325，如图5c所示，并 暴露出部分的缓冲氧化层315。在硬掩模320中蚀刻出凹陷325后，仍可如 图5c所示，看见残留的部分光致抗蚀剂层330。
接着在图5a至图5g所示的实施例中进行第一离子注入工艺。第一离子 注入工艺优选以约lxl017 (1E17) 1/cm2至lxl018 (1E18) 1/cr^的剂量，以 及约20 KeV至150 KeV的能量，以正切于暴露的缓冲氧化层315的表面的方向(如图5d中箭头所示)，进行氧离子注入工艺。结果在凹陷325下方的 衬底305中形成具有第一图案的隔离结构310，如图5d所示。要注意的是， 在图5d中所示的隔离结构310的图案为预期中的近似图案，其在不同的应用 中可能会稍微改变。
接着进行第二离子注入工艺，优选仍为氧离子注入工艺。如图5e中箭头 所示，第二离子注入工艺优选以约1E17 1/cii^至1E18 1/咖2的剂量，以及约 20KeV至150 KeV的能量，以相对于暴露的缓冲氧化层315的表面的正切方 向正向偏离约5至10度的角度进行(图中箭头所示的注入方向仅作为参考用， 而非依照事实的注入角度做说明)。最后得到如图5e所示的第二离子注入图 案310。最后，在此实施例中，进行第三离子注入工艺，仍以氧离子注入工 艺为优选。如图5f中的箭头所示，第三离子注入优选以约1E17 1/cn^至1E18 1/ciT^的剂量，以及约20KeV至150KeV的能量，以相对于暴露的缓冲氧化 层315的表面的正切方向负向偏离约5至10度的角度进行。最后得到如图 5f所示的第三离子注入图案310。要注意的是，在此示出的离子注入图案仅 作参考用，真实图案会随实际上进行的离子注入工艺的次数、方向或强度而 改变。
接着可进行热退火工艺。热退火工艺可在例如约900至1300 "C的温度 进行约5至7小时。且热退火工艺以在含有氧分子或氩分子或两种分子混合 的环境下进行为优选。在完成热退火工艺后，接着将剩余的部分硬掩模320 及缓冲氧化层除去，如图5g所示。
如图5f至图5g所示，最终的离子注入图案实际上形成具有凹角型态的 隔离结构310。依据本发明所形成的隔离结构310已被证实能够为形成于衬 底305表面上的操作电子元件提供适合且较好的隔离效果。另外，依据本发 明所提供的形成隔离结构310的方法， 一般可减少或消除形成畸形结构 (structure malformation)的机会。而畸形结构的形成，可能起因于例如现有 技术中(可以图2为例)以沉积方式形成的氧化材料并未完全填满沟槽。
图6a至图6e显示本发明的另一个实施例，其为形成半导体装置400的 制造过程中，在不同阶段的连续侧面剖面图。如图6a所示，在半导体装置 400中，缓冲氧化层415直接形成于衬底405上，而保护层420直接形成于 缓冲氧化层415上。保护层420由例如一层或多层的光致抗蚀剂层或硬掩模形成。缓冲氧化层可由例如二氧化硅材料形成；在其他实施例中，缓冲氧化 层也可由其他材料形成。并不是在所有的实施例中都需要缓冲层。
请参考图6a，保护层420被图案化后形成至少两个开口，在本例中所形 成的两个开口暴露出两个部分的缓冲氧化层415的上表面。在接下来要进行 的离子注入工艺中，可经由上述开口直接将离子注入衬底405内。为了方便 说明起见，将位于第一开口 421下方的衬底区域称为第一目标区411，而将 位于第二开口 422下方的衬底区域称为第二目标区412。将位于第一目标区 411与第二目标区412之间的区域称为有源区406。在有源区406内可形成一 个或多个操作性元件，例如晶体管。要注意的是，以上所述的目标区及有源 区在衬底内并没有确切的边界。
在此实施例中的三次离子注入工艺，以氧离子注入工艺为优选，但在其 他实施中也可使用其他元素如碳或氮的离子。而所进行的三次离子注入工艺 可将注入离子导向穿过开口 421及422与缓冲氧化层421，并进入衬底405 中。三次离子注入工艺均以彼此不同的注入角度进行以得到想要的离子注入 图案。除非有特别限定，否则可以任何顺序进行三次离子注入工艺。在此实 施例中，第一离子注入工艺如图6b中箭头所示，以正切于衬底表面且误差値 大约为零的方向注入离子。"正切"一词指的是离子注入的方向垂直于衬底 405的表面404。而"大约" 一词指的是设定值处于正负10%的范围之内。
图6c及图6d显示本实施例中剩下的两次离子注入工艺。图6c显示第二 离子注入工艺以箭头所指示的方向，相对于正切于衬底的表面的方向往左/ 正向偏移约30度(图中以"e"表示)进行离子注入。而图6d显示第三离子 注入工艺以箭头所指示的方向，相对于正切于衬底的表面的方向往右/负向偏 移约30度(图中以"9"表示)进行离子注入。比较图6c及图6d即可发现， 第二及第三离子注入工艺是分别以两个相对于衬底表面的正切方向相对地偏 离、且彼此夹角为60度的方向进行的。
在其他实施例中(图中未示)，可以上述离子注入工艺所使用的相同角 度，而以不同的条件，如剂量、能量，或甚至离子种类等等条件进行一次或 多次额外的离子注入工艺。虽然本发明的优选实施例中进行两次或以上次数 的离子注入工艺，但在别的实施例中，可进行任何次数的离子注入工艺。除 非特别限定，否则可以任何顺序进行多次的离子注入工艺，其中包含被定义为"额外的"离子注入工艺。
上述三次离子注入工艺也可包含在其他额外(图中未示)的离子注入工 艺结朿后，接着进行退火工艺，并除去保护层与缓冲氧化层(虽然不一定以
这样的工艺顺序为优选)，以得到如图6e所显示的结构。在图6e中可看见 隔离区416及417分别形成于有源区406的两侧上，且隔离区416及417在 有源区406的下方(高于或低于有源区406的中心点)还可形成重叠区418。 显而易见的是，借助所选择的注入方向及能量进行离子注入工艺能够得到重 叠区418。
要注意的是，本发明的另一个实施例为一个隔离结构。在图6e所显示的 实施例中，半导体装置400包含具有有源区406的衬底405。要注意的是， 即使实际上尚没有操作元件或元件形成于有源区406内，仍将使用"有源区" 一词作定义。半导体装置400包含第一隔离区416以及第二隔离区417，这 两个隔离区自至少在邻接有源区的侧边具有凹角型态。而第一隔离区416与 第二隔离区417在有源区406下方的重叠区418内合并在一起。在一实施例 中，每个隔离区的凹角切线相对于正切方向的角度偏移约30度(图中以"e" 表示)，而偏移角度也可能由于有源区的尺寸或其他如离子注入能量等因素 而改变。在一实施例中，隔离区由二氧化硅形成。这样的隔离结构已被发现 能够良好地将形成于有源区406内的元件隔离，并且降低不期望有的漏电流。 在图6e中所显示的结构为优选实施例。而在其他替代的实施例中(图中未 示)，重叠区可形成于偏离于有源区中心的位置，且两个隔离区并不需要完 全相同。
在许多实施例中，隔离区416及417实质上由设置在有源区406周围的 独立隔离结构的某部分构成，并同时以隔离区定义出有源区406。而独立的 隔离结构实质上可具有矩形的结构(在平面图中)。在此实施例中，隔离区 416及417实质上由位于有源区406周围、且具有矩形上表面的独立隔离结 构、处于相对位置的侧部构成。因此，也可以说隔离结构出现于有源区406 下方，如图6e所示。在其他实施例中，隔离结构可仅出现于部分有源区406 下方，即隔离结构实质上不完全延伸于有源区406下方。
如上所述，根据本发明所形成的隔离结构的型态可能会有些不同。图7 显示本发明的另一个实施例中的半导体装置500的侧面剖面图。形成于半导体衬底505中的隔离区510具有凹角型态。隔离区510的上边界511与衬底 505的上边界504共面。而在其他实施例中，隔离区的上边界可高于或低于 衬底的上边界。图7中的隔离区510的侧边被定义出相对于法线方向偏移约 20度(图中以Y表示)的凹角切线(reentrant tangent line)(在图7中以 虚线表示)。由于图-7中的隔离区510实质上结构是对称的，因此位于右侧 的凹角切线(图中未示)应具有相同的偏移角度値。要注意的是，凹角切线 是在隔离区侧边最外侧的范围定义出来的，并且在本实施例中凹角切线的位 置并非位于隔离区的下边界上，而是位于介于隔离区上边界511与下边界512 之间大约中间的位置。
本发明实施例提供一种具有良好型态的隔离结构，以避免现有技术中具 有相同或相似作用的结构的某些缺陷。
虽然本发明己通过优选实施例公开如上，然而所公开内容并非用以限定 本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，应可做一 定更动与修改，因此本发明的保护范围应以所附权利要求为准。
权利要求
1.一种半导体装置，包含半导体衬底；以及至少一个隔离结构，形成于该半导体衬底中，该隔离结构具有凹角型态并定义出相对于该半导体衬底的法线方向偏离至少约5度的凹角切线。
2. 如权利要求1所述的半导体装置，其中该隔离结构包含碳元素。
3. 如权利要求1所述的半导体装置，其中该隔离结构包含氮元素。
4. 如权利要求1所述的半导体装置，其中该隔离结构包含氧元素。
5. 如权利要求1所述的半导体装置，其中该凹角切线相对于该半导体衬 底的法线方向偏离至少约30度。
6. 如权利要求5所述的半导体装置，其中该隔离结构的上边界与该半导 体衬底的上边界位于同 一平面。
7. 如权利要求5所述的半导体装置，其中该隔离结构中横向范围最宽的 位置的高度在介于该隔离结构的上边界与下边界之间中间的位置。
8. —种用以制造半导体装置的衬底，包含 有源区；以及隔离区，邻接该有源区，其中该隔离区具有凹角型态并定义出相对于该 衬底的法线方向偏离至少约5度的凹角切线。
9. 如权利要求8所述的衬底，其中该凹角切线相对于该衬底的法线方向 偏离至少约30度。
10. 如权利要求9所述的衬底，其中还包含第二隔离区，形成于邻接 该有源区且位于该隔离区的相对位置。
11. 如权利要求10所述的衬底，其中该隔离区与该第二隔离区是重叠的。
12. 如权利要求8所述的衬底，其中该隔离区具有对称的型态。
13. —种半导体装置，包含 衬底；有源区，形成于该衬底上；第一隔离区，具有凹角型态，邻接该有源区的第一侧边；以及 第二隔离区，具有凹角型态，邻接该有源区的第二侧边，其中该第一隔离区与该第二隔离区在该有源区的下方部分是重叠的。
14. 如权利要求13所述的半导体装置，其中该第一隔离区与该第二隔离 区以及该衬底是整体性地形成的。
15. 如权利要求13所述的半导体装置，其中该第一隔离区靠该有源区的 侧边上的凹角切线，该凹角切线相对于法线方向偏离约30度。
16. 如权利要求13所述的半导体装置，其中该第一隔离区与该第二隔离 区的部分重叠区大约位于该有源区的中心位置的下方。
17. 如权利要求13所述的半导体装置，其中该第一隔离区与该第二隔离 区是以二氧化硅形成的。
18. 如权利要求13所述的半导体装置，其中该第一隔离区与该第二隔离 区是以氮化硅形成的。
19. 如权利要求13所述的半导体装置，其中还包含有源元件，形成于 该有源区内。
20. 如权利要求19所述的半导体装置，其中该有源元件是晶体管。
全文摘要
本发明提供一种半导体装置以及用以制造半导体装置的衬底，该半导体装置包含半导体衬底；以及至少一个隔离结构，形成于该半导体衬底中，该隔离结构具有凹角型态并定义出相对于该半导体衬底的法线方向偏离至少约5度的凹角切线。本发明可为半导体装置提供具有良好型态的隔离结构。
文档编号H01L21/266GK101320732SQ200710186308
公开日2008年12月10日 申请日期2007年11月12日 优先权日2007年6月5日
发明者余振华, 傅竹韵, 叶震南, 陈鼎元 申请人:台湾积体电路制造股份有限公司