具有凹陷场板的功率金属氧化物半导体场效应晶体管的制作方法

专利名称：具有凹陷场板的功率金属氧化物半导体场效应晶体管的制作方法
具有凹陷场板的功率金属氧化物半导体场效应晶体管
交叉引用
本申请要求2006年9月27日提交的临时申请No. 60/847551的优先权， 将其全部内容引用结合于此。
背景技术：
功率MOSFET广泛地用作很多电子应用中的开关器件。为了最小化导 电功率损耗，希望功率MOSFET具有低的导通电阻率，导通电阻率定义为 MOSFET的导通电阻(Ron)乘以MOSFET的有源管芯面积(active die area)
(A)的乘积(Ron*A)。如图1中的MOSFET 10的截面示意图所示的沟槽 型MOSFET提供低的导通电阻率，这是由于其高的封装密度或每单位面积 的单元数。随着单元密度增大，相关的电容诸如栅极-源极电容(Cgs)、栅 极-漏极电容(Cgd)和漏极-源极电容(Cds)也增大。在诸如用在移动产 品中的同步降压直流-直流变换器的很多开关应用中，要求击穿电压在12 到30 V范围内的MOSFET以接近l MHz的开关频率运行。因此，希望最小 化由这些电容引起的开关或动态功率损耗。这些电容的大小与栅极电荷
(Qg)、栅极-漏极电荷(Qgd)和输出电荷(Qoss)成正比。此外，当这 些器件在第三象限(quadrant)中运行时，即漏极-体结正向偏置时，由于 少数载流子的注入而存储电荷，并且该存储的电荷引起器件开关速度的延 迟。因此，MOSFET开关具有低的反向恢复电荷(Qrr)是重要的。
Sapp的美国专利No. 6710403提出了一种双沟槽功率MOSFET,如图2 所示，这种双沟槽功率MOSFET在有源沟槽24的两侧具有两个较深的填充 多晶硅的沟槽22,以降低Ron、 Cgs和Cgd的水平。然而，MOSFET 20不 降低反向恢复电荷Qrr并且要求制造具有两种不同深度的沟槽。此外，在 MOSFET 20中，深和浅的沟槽不是自排列的(self-aligned),这引起台面
(mesa)宽度的变化并因此引起击穿电压的变化。
由于受诸如CPU电压调整模块(VRM)的新应用的促使要求开关速度 增大到lMHz及以上，因此功率MOSFET越来越不能以令人满意的效率性能和功率损耗运行。因此，存在对具有低栅极电荷Qg和Qgd、低输出电荷 Qoss和低反向恢复电荷Qrr并具有低导通电阻率(Ron*A )的功率MOS晶 体管的明确需求。

发明内容
根据本发明的MOSFET形成在半导体管芯中并包括自排列的栅极沟槽 和凹陷场板(RFP)沟槽，这两种沟槽都从管芯的表面延伸并在它们之间形 成台面。栅极沟槽包括栅极电极并延伸到与RFP沟槽基本相同的深度，栅极 电极通过第一介电层与管芯隔离，第一介电层具有在栅极沟槽底部的厚的 段。RFP沟槽包含RFP电极，RFP电极通过第二介电层与管芯隔离。该 MOSFET还包括第一导电型的源极区以及与第一导电型相反的第二导电型 的体区，源极区在该MOSFET的某些区域中邻近管芯的表面和栅极沟槽的 侧壁并邻近RFP电4 l沟槽，体区邻近4册^L沟槽的侧壁和源4及区。在该 MOSFET的某些区域中，p+体接触区可以设置为侧向邻近P体。RFP电极 可以独立偏置或者可以以源极电势偏置。在一个实施例中，栅极和RFP沟槽 各自的深度基本相同。
本发明还包括制造MOSFET的方法。该方法包括提供半导体管芯； 蚀刻管芯以形成栅极沟槽和凹陷场板(RFP )沟槽，栅极沟槽和RFP沟槽从 管芯的表面延伸并且深度基本上相等；在栅极沟槽的底部形成绝缘层；在绝 缘层之上的栅极沟槽的侧壁上形成栅极介电层；沿RFP沟槽的壁形成第二介 电层；将导电材料引入到栅极沟槽中以形成栅极电极；将导电材料引入到 RFP沟槽中以形成RFP电极；注入与第一导电型相反的第二导电类型的掺 杂剂以在台面中邻近栅极沟槽的侧壁形成体区；注入第一导电型的掺杂剂以 在台面中邻近管芯的表面形成源极区；并且在管芯的表面上沉积与源极区接 触的源极接触层。


图1是传统的沟槽型MOSFET的截面图。 图2是已知的双沟槽MOSFET的截面图。
图3A是根据本发明的具有凹陷场板(RFP )的MOSFET的截面图，凹 陷场板(RFP)电极独立偏置。图3B是根据本发明的具有凹陷场板(RFP)的MOSFET的截面图，RFP 电极在与源极相同的电势偏置。
图4A是图3A所示的MOSFET的俯视图。
图4B是在图4A中的截面4B-4B截取的图3A所示的MOSFET的截面图。
图5A是RFP电极与源极区接触的可选实施例的截面图。 图5B是在与图4A中的截面4B-4B对应的截面截取的图5A的MOSFET 的截面图。
图6A - 6H示出制造图3A所示的MOSFET的工艺。
图7A和7B示出图6A-6H所示的工艺的一部分的可选方案。
图8A和8B是根据本发明的MOSFET的截面图，其中栅极沟槽之上的 绝缘层与部分的源极区重叠并且源极接触层与RFP电极接触。
图9是与图8A和8B的MOSFET类似的MOSFET的截面图，其中体接 触区形成为侧向邻近源极区。
图10是与图9的MOSFET类似的MOSFET的截面图，其中体接触区 延伸到源极区以下的水平。
图11是根据本发明的MOSFET的截面图，其中RFP电极凹陷并且体接 触区形成为侧向邻近体区。
图12是与图11的MOSFET类似的MOSFET的截面图，其中体接触区 延伸到体区以下的水平。
图13是与图12的MOSFET类似的MOSFET的截面图，其中在RFP沟 槽的上部中形成金属塞。
图MA-14H示出制造图10所示的MOSFET的工艺。
图15A和15B示出图14A - 14H所示的工艺的变化。
图16A和16B是根据本发明的MOSFET的截面图，其包含深的p型区 以限制MOSFET的击穿电压。
图17是根据本发明的MOSFET的截面图，其中RFP沟槽包含厚的底部 氧化物层。
图18A- 18C是在栅极沟槽和/或RFP沟槽中包含有阶梯的氧化物层的 MOSFET的截面图。
图19是栅极沟槽比RFP沟槽深的MOSFET的截面图。图20是根据本发明的准垂直MOSFET的截面图。
具体实施例方式
根据本发明的n沟道MOSFET 30的基本单元在图3A中示出。MOSFET 30形成在包括n型外延层36的半导体管芯中，n型外延层36生长在重掺杂 n+衬底38上。MOSFET 30包括位于n型外延层36中的栅才及沟槽34两侧的 凹陷场板(recessed field plate, RFP )沟槽32A和32B。与图2所示的MOSFET 20中的沟槽不同，栅极沟槽34的厚的底部氧化物延伸到与RFP沟槽32A和 32B基本相同的深度。此外，RFP沟槽32A和32B以及栅极沟槽34优选在 相同的加工步骤中形成并因此是自排列的(即，不管加工和排列的变化，RFP 沟槽32A和32B与栅极沟槽34间隔相等)，并且RFP沟槽32A和32B以及 栅极沟槽34的深度相等或基本相等(例如，RFP沟槽32A和32B各自的深 度在栅极沟槽34深度的+/-10%内，或者优选+/-5%内)。沟槽之间的台面包 含n+源极区37和p体区39,并且p体区39以下是外延层36的n型漏极漂 移区41。漏极漂移区41包括RFP沟槽32A和32B与栅极沟槽34之间的区 域41A。漏极漂移区41和n+村底38 —起形成MOSFET 30的漏极43。
在图2所示的现有技术MOSFET 20中，当体-漏极结反向偏置时，由 于主要在栅极沟槽24以下的漂移区中的两个深沟槽22之间的耗尽区的扩 展，电场强度减小并因此击穿电压增大。在MOSFET 30中，由于耗尽层最 初被限制到漏极漂移区41的位于RFP沟槽32A和32B与栅极沟槽34的厚 氧化物之间的较窄区域41A,在相同条件下电场进一步减小。此外，由于现 有技术MOSFET 20中的沟槽22比栅极沟槽24深，沟槽22底部的电场较高， 这就为沟槽22中氧化物层的厚度设定了下限。该限制降低了沟槽22减小 MOSFET 20的沟道中电场的有效性。
再次参考图3A,沟槽32A和32B的壁由诸如二氧化硅(Si02)的绝缘 材料层33做衬里(line )并且沟槽32A和32B包含RFP电极35,各RFP电 极35包括诸如n型或p型掺杂的多晶硅的导电材料层。氧化物层33的击穿 电压优选超过MOSFET 30的击穿电压。栅极沟槽34由绝缘材料层40填充 到外延层36的漏极漂移区41和p体区39之间的p - n结的水平。在绝缘层 40以上是栅极电极42，其可以由n型掺杂多晶硅形成并被栅极介电层44与 外延层36隔离。沟道区45 (由虛线表示)位于邻近栅极介电层44的p体区39内。绝缘层40的厚度优选设定为使棚-极电极42和漏极漂移区41的重叠 最小化。叠置的源极接触层46与n+源极区37接触，漏极接触层31与n+ 衬底38接触。接触层46和31典型地由金属形成，^旦也可以由另一种导电 材料形成。
RFP沟槽32A和32B中的RFP电极35延伸到在外延层36的表面36A 以下比栅极电极42的底部深的水平。RFP电极35可以独立偏置，或者如图 3B所示可以在附图平面之外连接到n+源极区37。
在一些实施例中，在RFP沟槽32A和32B与栅极沟槽34之间区域中的 漏极漂移区41的掺杂浓度(例如，5 x 1015到1.5 x 1016cm-3)小于在栅极沟 槽34以下区域中的漏极漂移区41的掺杂浓度(例如，2x 10"到3x 10'W3)。
当体区39和漏极漂移区41之间的PN结反向偏置时，由于区41A中有限的 耗尽电荷，该结构改善了在RFP沟槽32A和32B与棚-极沟槽34之间的漏极 漂移区41A的区域的耗尽扩展。这可以例如通过当形成外延层36时改变其 掺杂进一步改善。这还导致较短的沟道长度，并提供较低的Ron、较低的栅 极-源极电容(Cgs )和较低的栅极-漏极电容(Cgd )。
在图3A和3B所示的实施例中，n+源极区37在4册4 l沟槽34与RFP沟 槽32A和32B之间延伸。可选地，图4A的俯视图和图4B的截面图所示的 MOSFET 50与MOSFET 30类似，但是在选择的区域中n+源极区37被p+ 体接触区52替代以避免急回(snap-back)或二次击穿特性。在图4A中，在 截面3A-3A的视图与图3A所示的截面图等同，在截面4B-4B的视图在图 4B中示出。
当传统的N沟道MOSFET在第三象限中运行时，其漏极关于其源极-体电极负偏置(negatively biased),并且扩散电流引起少数载流子注入和高 的Qrr。在MOSFET 30和50中，由于n+源极区37穿过栅极沟槽34与RFP 沟槽32A和32B之间的台面一直延伸，RFP电极35提供除由传统结构中的 栅极电极提供的多数载流子沟道电流通路之外的从漏极到源极的多数载流 子沟道电流通路。RFP和栅极电极的组合效应引起少数载流子扩散电流和反 向恢复电荷Qrr比传统结构中的显著减小。换言之，在第三象限运行中，RFP 电极用作额外的栅极而又没有增加栅极-漏极电容(Cgd)和栅极-源极电 容(Cgs)的不利结果。
当MOSFET 30和50反向偏置时，RFP电极35还用作凹陷场板以减小沟道区45中的电场。该效应使得能够使用较短的沟道长度，而不关心穿通 击穿，并因此导致较低的导通电阻率(Ron*A)和较低的栅极电荷(Qg)。 与MOSFET20不同，p体区39以下的漂移区41A ^f皮约束在厚^H及底部氧化 物和RFP电极之间并因此更有效地耗尽。因此，对相同的反向偏置体-漏极 结条件，有较深的耗尽层，并可以使用较短的沟道，因此有较低的导通电阻。 此外，由于栅极-漏极电容(Cgd )随施加的漏极-源极电压Vds以较快速 率下降，实现了较低的栅极_漏极电荷Qgd和较好的Ron-Qgd折衷 (trade-off )。换言之，RFP电极35以及由绝缘层40将柵极沟槽34填充到p 体区39和漏极漂移区41之间的结的组合效应有助于当MOSFET 30和50处 于截止状态时随着漏极-源极电压Vds的增大而以较高速率将沟槽32A、 32B和34之间的漏极漂移区36的区域耗尽。因此，较低的栅极-漏极电荷 (Qgd)是由于低的栅极-漏极电容(Cgd)以及其随Vds增大的快速降低 速率。此外，可以调节p体区39中的掺杂以在相同的击穿或穿通电压下获 得较低的阈值电压。可以进一步调节p体区39中的掺杂，从而使p体区39 完全耗尽，这显著减小了栅极电荷Qg。
在图3A和3B所示的MOSFET 30中，RFP电极35通过绝缘层48与源 极接触层46隔离。可选地，在图5A和5B所示的MOSFET 60中，没有绝 缘层48,并且RFP沟槽64A和64B中的RFP电极62向上延伸以与源极接 触层46电接触。图5A是在与图4A中的截面3A-3A对应的截面截取的视图； 图5B是在与图4A中的截面4B-4B对应的截面截取的视图。
制造图3A的MOSFET30的示范性工艺在图6A-6H中示出。如图6A 所示，起始材料是重掺杂n+衬底38，其可以由例如磷或砷掺杂。n型外延 层36生长在n+村底38之上。薄氧化物层72生长在n型外延层36上，氮 化硅层74沉积在氧化物层72之上。例如，氧化物层72可以厚200 - 300 A， 氮化硅层74可以厚1000 A。
使用光致抗蚀剂掩模(未示出)来使氮化硅层74和氧化物层72图案化 出开口 76,如图6B所示。
外延层36透过开口 76被蚀刻以形成RFP沟槽32A和32B以及栅极沟 槽34,如图6C所示。将会理解，沟槽32A、 32B和34仅是说明性的；典 型地会形成大量的沟槽。例如厚300A的薄的热氧化物层(未示出)生长在 沟槽32A、 32B和34的壁上并且沟槽32A、 32B和34随后由诸如LTO或TEOS或高密度等离子体(HDP)氧化物的沉积的二氧化硅层78填充。得到 的结构在图6C中示出。
氧化物层78使用等离子体干法蚀刻或化学-机械抛光(CMP)技术回 蚀刻到与氮化硅层74的顶面相同或者略在氮化硅层74的顶面以下的水平。 沉积光致抗蚀剂掩模层80并图案化以在RFP沟槽32A和32B上方形成开口 82,如图6D所示，随后RFP沟槽32A和32B中的氧化物层78透过开口 82 通过湿法或干法等离子体蚀刻或者湿法和干法蚀刻的组合被完全或部分蚀 刻以产生图6D所示的结构。
去除光致抗蚀剂摘^莫层80并且氧化物层78的保留在栅极沟槽中的部分 通过湿法蚀刻被部分蚀刻。随后是去除氮化硅层74的蚀刻以及去除氧化物 层72和RFP沟槽32A和32B的壁上的任何残余氧化物的湿法氧化物蚀刻。 得到的结构在图6E中示出。
如图6F所示，随后进行热工艺(thermal process)以在RFP沟槽32A 和32B的壁上形成氧化物层33并在氧化物层78残余部分(氧化物层78残 余部分在栅极沟槽34的底部形成绝缘层40 )以上的栅极沟槽34的壁上形成 栅极介电层44。该工艺还在外延层36的顶面上产生氧化物层80。这些氧化 物层可以具有例如在200 A到1000 A范围内的厚度。随后沉积多晶硅层82 并例如通过注入诸如磷的n型掺杂剂而将其掺杂，随后通过等离子体干法蚀 刻或CMP技术将其回蚀刻到氧化物层80的表面或该表面以下的水平。进行 若干掩模及注入步骤以使用p型掺杂剂诸如硼来形成p体区39和p+体接触 区52，并使用n型掺杂剂诸如砷或磷或者其组合来形成n+源极区37。还可 以在此步骤或工艺中较早的步骤，深的p层(未示出)可以被注入。
回蚀刻多晶硅层82,沉积氧化物层并随后将其蚀刻，使RFP电极35和 栅极电极42被氧化物层84覆盖，如图6G所示。
源极接触层46被沉积并被光致抗蚀剂掩模(未示出)限定。n+衬底38 的背侧被减薄并且沉积漏极金属层31,从而产生图3A和6H所示的MOSFET 30。
在可选方法中，在图6D所示的步骤之后，残余在RFP沟槽32A和32B 以及栅极沟槽34中的氧化物层78的部分被蚀刻，并进行图7A和7B所示 的步骤。如图7A所示，保持氧化物层72和氮化物层74仍在原位，在RFP沟 槽32A/32B和栅极沟槽34的壁上分别热生长氧化物层33和44。多晶硅层85净皮沉积并通过蚀刻或CMP ^f皮部分去除， >火而多晶石圭层85的表面与氮化 物层74的表面齐平或者在氮化物层74的表面以下。得到的结构在图7A中 示出。
蚀刻多晶硅层85(例如，大约O.l jim),并且沉积并回蚀刻氧化物层87， 从而氧化物层87的表面与氮化物层74的表面齐平或者在氮化物层74的表 面以下。氮化物层74通过蚀刻被去除，并且可选地去除氧化物层72并可以 重新生长牺牲氧化物层(未示出)。p体区39和n+源;f及区37 ^^皮注入。随后 从n+源极区37上的区域去除氧化物层87，留下图7B所示的结构。源极接 触层(未示出)随后沉积在氧化物层87和n+源极区37之上。
上述MOSFET的各种变化都在本发明的范围内。在图8A所示的 MOSFET 70中，栅极电极42上的绝缘层92在外延层36的表面36A上延伸 并部分覆盖n+源极区37,而RFP电极35保持凹陷在表面36A以下。源极 接触层94与RFP电极35接触从而RFP电极35被偏置在源极电势。图8B 是在与图4A所示的截面4B-4B类似的截面截取的MOSFET 70的另 一视图， 其中n+源极区被p+体接触区52替代。
图9所示的MOSFET 80类似于MOSFET 70,但是p+体接触区96形成 为在外延层36的表面36A邻近n+源极区98以通过源极接触层94提供源极 -体短路。在MOSFET 80中，不必要如图4A所示用p+体接触区52中断 n+源极区来提供源极-体短路。图10所示的MOSFET卯类似于MOSFET 80,但是p+体接触区99延伸到n+源极区的底部以下的水平，从而沿RFP 沟槽32A和32B的壁提供较大的面积以与源极接触层94接触。
在图11所示的MOSFET 100中，p+体接触区104形成在n+源极区37 以下并邻近p体区106。在RFP沟槽102A和102B中，RFP电极112和氧 化物层110足够凹陷以允许源极接触层108与p+体接触区104接触，从而提 供源极-体短路。在栅极沟槽34中，绝缘层92在外延层36的表面36A上 延伸并部分覆盖n+源极区37。 MOSFET 100可以允许较高的单元密度因此 有较低的导通电阻率。图12所示的MOSFET 110类似于MOSFET 100,但 是p+体接触区114延伸到p体区106的底部以下的水平。图13所示的 MOSFET 120类似于MOSFET 110,但是RFP沟槽118A和118B包含含有 例如鴒的金属塞116,金属塞116与源极区37和p+体接触区114都接触以 在源极区37和p+体接触区114之间提供非常低电阻的导电通路。图14A- 14H示出制造图10所示的MOSFET 90的工艺。该工艺从在 n+衬底38之上生长n型外延层36开始。如图14A所示，氧化物层120 (例 如，0.5 iim厚)和光致抗蚀剂沟槽掩模层122沉积在外延层36的顶面上。 掩模层122被图案化以形成开口 ，并且氧化物层120和外延层36透过开口 被蚀刻以形成RFP沟槽32A和32B以及栅极沟槽34。去除掩模层122和氧 化物层120,并且生长牺牲氧化物层和垫(pad)氧化物层(未示出)。
如图14B所示，氧化物层124沉积在沟槽32A、 32B和34中。氧化物 层124优选为高质量氧化物，诸如高密度等离子体氧化物。沉积有源掩模(未 示出)并将其图案化为在管芯的有源区上具有开口，氧化物层124被向下蚀 刻到沟槽32A、 32B和34中，如图14C所示。有源掩^t避免了可选的场终 止氧化物(field termination oxide)(未示出)或氧化物层124在管芯的终止 区中被蚀刻。
光致抗蚀剂底部氧化物(BOX)掩模层126被沉积并图案化为在RFP 沟槽32A和32B上具有开口 ，并将残留的氧化物层124从RJFP沟槽32A和 32B去除，在栅极沟槽34的底部中留下残留的氧化物层124 (其变成绝缘层 40)。得到的结构在图14D中示出。
去除BOX掩模层126,并且如图14E所示，生长氧化物层128,从而在 RFP沟槽32A和32B的壁上形成氧化物层33并在绝缘层40上的栅极沟槽 34的壁上形成氧化物层44。沉积多晶硅层130 (例如，7000 A厚)，沉积并 图案化掩模层(未示出)，并且使用CMP和/或干法蚀刻工艺回蚀刻多晶硅 层130到沟槽32A、 32B和34中，从而在栅极沟槽34中形成栅极电极42 并在RFP沟槽32A和32B中形成RFP电极35。注入p型掺杂剂以形成p 体区39(例如，剂量为5 x 10^cm-2且能量为100 keV的硼)。可以例如在1025 'C的温度进行30秒的快速热退火(RTA)工艺，得到p体区39的结深度为 0.5 (im。
如图14F所示，沉积光致抗蚀剂源极掩模层132并图案化以形成开口， 并且注入n型掺杂剂以在邻近栅极沟槽34的外延层36的表面形成n+源极 区98。例如，可以以2 x 10"cm^的剂量和80 keV的能量注入砷，以向n+ 源极区98提供0.2 |im的结深度和0.25 - 0.3 |_im的沟道长度(L )。
去除源极掩模层132，并且如图14G所示，例如沉积厚度为0.5 - 1.5 fim 的层间(inter-level)介电(ILD )层136—例如低温氧化物(LTO )和硼磷硅酸盐玻璃(BPSG)。随后可以致密化ILD层136。
如图14H所示，沉积接触掩模层(未示出)并图案化出RFP沟槽32A 和32B上的开口 ， ILD层136和部分的RFP电极35透过接触掩模层中的开 口被干法或湿法蚀刻。可以对ILD层136进行回流工艺。注入p型掺杂剂以 形成p+体接触区99。例如，可以以1 x 1015cm, 4 x 1015cm—2的剂量和20 -60 keV的能量注入硼，以产生0.4 jum的结深度的p+体接触区99。随后沉 积与RFP电极35接触的源极接触层94，得到MOSFET 90。可选地，在沉 积源极接触层94之前，鴒塞可以形成在RFP沟槽32A和32B的上部中并与 RFP电极35接触。
在该工艺的变化中，如图15A所示，多晶硅层130被进一步透过接触掩 模层中的开口向下蚀刻到RFP沟槽32A和32B中，形成RFP电极112。随 后以一定角度注入p型掺杂剂诸如硼，形成位于n+源极区37以下并可以比 p体区106的底部更进一步延伸到外延层36中的p+体接触区114。如图15B 所示，例如包括钨的金属塞116可以在沉积源极接触层94之前形成在RFP 沟槽32A和32B的上部中。除了存在金属塞116之外，MOSFET 130类似于 图12所示的MOSFET 110。
可以有在本发明的宽的范围内的大量其他实施例。在某些实施例中，较 深的p区形成在MOSFET的选择的区域中以将其击穿电压固定(clamp)在 低于器件中RFP沟槽或其他点的击穿电压的预定值。在图16A所示的 MOSFET 150中，深的p+区152位于RFP沟槽32A和32B与栅极沟槽34 之间的区域之外。在图16B所示的MOSFET 160中，深的p+区162位于每 个RFP沟槽32A和32B的两侧。p+区152和162比p体区39更深地延伸到 外延层36中并可以与RFP沟槽32A和32B以及栅极沟槽34 —样深。应当 注意，图16A和16B是在没有n+源极区的截面截取的。
在另 一实施例中，以绝缘层做衬里的RFP沟槽在沟槽的底部比沟槽的侧 面厚。在图17所示的MOSFET 170中，给RFP沟槽32A和32B的壁做衬 里的绝缘层172包括在沟槽底部的段172B,段172B比沿沟槽侧壁的段172A 厚。
在其他实施例中，外延层36的N外延漏极漂移区41的掺杂是非均匀的 (见图3A)。例如，漏极漂移区41的掺杂可以是非均匀的，掺杂浓度随外 延层36中深度的增大而增大，从而漏极漂移区41的区域41A中的掺杂浓度小于区域41A以下的漏极漂移区41的部分中的掺杂浓度。
新结构的其他变化包括以有阶梯的氧化物做衬里的栅极沟槽和/或RFP 沟槽。在图18A所示的MOSFET 180中，栅极沟槽34中的栅极氧化物层182 包括沟槽34的在邻近p体区39的侧壁上的厚度为山的较薄的段182B,以 及沿沟槽34的下侧壁和底部的厚度为cb的较厚的段182A。厚度d2小于沟 槽34的宽度W的一半，从而栅极氧化物层182形成"锁孔(keyhole)"形 状。在MOSFET 180中，较薄的段182B和较厚的段182A在邻近p体区39 和漏极漂移区41之间的结的位置接合。
类似地，在图18B所示的MOSFET 190中，每个RFP沟槽32A和32B 中的氧化物层192包括在沟槽32A和32B的上侧壁上的厚度为d3的较薄的 段192B,以及沿沟槽32A和32B的下侧壁和底部的厚度为dj的较厚的段 192A。厚度cU小于沟槽32A和32B的宽度W的一半，从而氧化物层192 形成"锁孔"形状。
在图18C所示的MOSFET 200中，栅极沟槽34包含栅极氧化物层182 (如上所述)，RFP沟槽32A和32B包含氧化物层192 (如上所述)。
在图19所示的MOSFET210中，栅极沟槽214比RFP沟槽212A和212B 深，从而减小RFP沟槽212A和212B的电场，而栅极电极216比RFP电极 215浅。例如，栅极沟槽214延伸到外延层36中比RFP沟槽212A和212B 底部更深的水平，但是由于栅极沟槽216底部的绝缘层40的厚度，RFP电 极215延伸到比栅极电极216更深的水平。
本发明的原理可以应用于准垂直以及垂直MOSFET。图20是准垂直 MOSFET 220的截面图。MOSFET 220包括栅极沟槽224、 RFP沟槽222A 和222B、 n+源极区226以及p体区228。 n掩埋层230形成在p型衬底236 和n外延层234之间的界面。n掩埋层230通过n+下沉区(sinker region ) 232而与n外延层234的顶面接触。RFP沟槽222A和222B中的RFP电极 235与源极接触层238接触。当MOSFET220导通时，电流从n+源极区226 通过p体区228流到n掩埋层230,并通过n+下沉区232回到n外延层234 的表面。
上述实施例仅是说明性的而不是限制性的。根据本发明的广泛原理的很 多附加及可选实施例将会由于以上描述而对于本领域技术人员是显而易见 的。例如，可以按各种布局来制造根据本发明的器件，包括"条"和"单元"布局。尽管上述实施例通常是n沟道MOSFET,本发明的原理也可以应用于p沟道MOSFET。尽管上述实施例包括生长在衬底上的外延层，在某些实施例中也可以省略该外延层。还应当注意，以上实施例的各种组合可以被实现并且包括在本公开的范围内。
权利要求
1. 一种形成在半导体管芯中的金属氧化物半导体场效应晶体管，包括栅极沟槽，从所述管芯的表面延伸，所述栅极沟槽包括栅极电极，所述栅极电极通过第一介电层与所述管芯隔离，所述第一介电层包括在所述栅极沟槽底部的第一段以及在所述栅极沟槽的侧壁的第二段，所述第一段比所述第二段厚；第一凹陷场板(RFP)沟槽，从所述管芯的表面延伸，所述第一凹陷场板沟槽包含第一凹陷场板电极，所述第一凹陷场板电极通过第二介电层与所述管芯隔离；第二凹陷场板沟槽，从所述管芯的表面延伸，所述第二凹陷场板沟槽包含第二凹陷场板电极，所述第二凹陷场板电极通过第三介电层与所述管芯隔离，所述栅极沟槽位于所述第一凹陷场板沟槽和所述第二凹陷场板沟槽之间；所述管芯的在所述栅极沟槽和所述第一凹陷场板沟槽之间的台面；所述台面中的第一导电型的源极区，邻近所述管芯的表面和所述栅极沟槽的侧壁；第二导电型的体区，邻近所述栅极沟槽的侧壁和所述源极区，所述第二导电型与所述第一导电型相反；以及所述第一导电型的漏极漂移区，邻近所述体区；其中所述第一凹陷场板电极和所述第二凹陷场板电极各自的底部位于在所述管芯的表面以下比所述栅极电极的底部深的水平，并且其中所述第一凹陷场板沟槽和所述第二凹陷场板沟槽各自的深度基本上等于所述栅极沟槽的深度。
2. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一 凹陷场板沟槽和所述第二凹陷场板沟槽各自的深度在所述栅极沟槽的深度 的+/- 10°/。内。
3. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一 凹陷场板沟槽和所述第二凹陷场板沟槽各自的深度在所述栅极沟槽的深度 的+/- 5%内。
4. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一凹陷场板电极和所述第二凹陷场板电极电连接到所述源极区。
5. 如权利要求4所述的金属氧化物半导体场效应晶体管，包括覆盖所述 管芯的表面的源极接触层，所述源极接触层包括导电材料并与所述第 一凹陷 场板电极和所述第二凹陷场板电极以及所述源极区接触。
6. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述栅极 沟槽与所述第一凹陷场板沟槽和所述第二凹陷场板沟槽的距离相等。
7. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中在所述第 一凹陷场板沟槽和所述栅极沟槽之间的区域中的所述漏极漂移区的掺杂浓 度小于在所述栅极沟槽以下的区域中的所述漏极漂移区的掺杂浓度。
8. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一 凹陷场板电极和所述第二凹陷场板电极包括掺杂有所述第一导电型的掺杂 剂的多晶硅。
9. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一 凹陷场板电极和所述第二凹陷场板电极包括掺杂有所述第二导电型的掺杂 剂的多晶硅。
10. 如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述源 极接触层包括鴒塞，所述鴒塞与所述凹陷场板电极接触。
11. 如权利要求1所述的金属氧化物半导体场效应晶体管，还包括所述 第二导电型的电压固定区，所述电压固定区从所述管芯的表面延伸，所述电 压固定区的深度在所述体区的底部和所述凹陷场板沟槽的底部之间的水平。
12. —种形成在半导体管芯中的金属氧化物半导体场效应晶体管，包括 栅极沟槽，从管芯的表面延伸，所述栅极沟槽包括栅极电极，所述栅极电极通过第一介电层与所述管芯隔离，所述第一介电层包括在所述栅极沟槽 底部的第一段以及在所述栅极沟槽侧壁的第二段，所述第 一段比所述第二段 厚；凹陷场板(RFP)沟槽，从所述管芯的表面延伸，所述凹陷场板沟槽包 含凹陷场板电极，所述凹陷场板电极通过第二介电层与所述管芯隔离，所述 凹陷场板电极的底部位于在所述管芯的表面以下比所述栅极电极的底部深 的水平，所述凹陷场板电极与所述栅极电极电隔离；所述管芯的在所述栅极沟槽和所述凹陷场板沟槽之间的台面； 在所述台面中的第一导电型的源极区，邻近所述管芯的表面，所述源极区穿过所述凹陷场板沟槽的侧壁和所述栅极沟槽的侧壁之间的所述台面延伸；所述台面中的第二导电型的体区，所述第二导电型与所述第一导电型相 反，所述体区邻近所述源极区并穿过所述凹陷场板沟槽的侧壁和所述栅极沟槽的侧壁之间的所述台面延伸；以及所述第一导电型的漏极漂移区，邻近所述体区。
13. 如权利要求12所述的金属氧化物半导体场效应晶体管，其中所述体 区包括邻近所述凹陷场板沟槽的侧壁的体接触区，所述体接触区掺杂有所述度，所述金属氧化物半导体场效应晶体管还包括源极接触层，所述源极接触 层包括导电材料，所述凹陷场板电极的顶面凹陷到所述管芯的表面以下的水 平从而所述源极接触层与所述源极区和所述体接触区接触。
14. 如权利要求13所述的金属氧化物半导体场效应晶体管，其中所述源 极接触层包括鴒塞，所述鴒塞与所述体接触区接触。
15. 如权利要求13所述的金属氧化物半导体场效应晶体管，其中所述体 接触区延伸到所述管芯的表面以下比所述体区的所述其余部分的底部深的 水平。
16. 如权利要求12所述的金属氧化物半导体场效应晶体管，其中所述凹 陷场板沟槽的深度基本上等于所述栅极沟槽的深度。
17. 如权利要求12所述的金属氧化物半导体场效应晶体管，包括 第二凹陷场板沟槽，从所述管芯的表面延伸，所述第二凹陷场板沟槽包含第二凹陷场板电极，所述第二凹陷场板电极通过第三介电层与所述管芯隔 离，所述第二凹陷场板电极的底部位于所述管芯的表面以下比所述栅极电极 的底部深的水平；所述管芯的在所述栅极沟槽和所述第二凹陷场板沟槽之间的第二台面； 所述第二台面中的所述第 一导电型的第二源极区，邻近所述管芯的表面，所述第二源极区穿过所述第二凹陷场板沟槽的侧壁和所述栅极沟槽的第二侧壁之间的所述第二台面延伸；所述台面中的所述第二导电型的第二体区，所述第二体区邻近所述第二源极区并穿过所述凹陷场板沟槽的侧壁和所述栅极沟槽的所述第二侧壁之间的所述第二台面延伸。
18. 如权利要求17所述的金属氧化物半导体场效应晶体管，其中所述凹 陷场板沟槽和所述第二凹陷场板沟槽各自的深度基本上等于所述栅极沟槽 的深度。
19. 一种形成在半导体管芯中的金属氧化物半导体场效应晶体管，包括 栅极沟槽，从管芯的表面延伸，所述栅极沟槽包括栅极电极，所述栅极电极通过第一介电层与所述管芯隔离，所述第一介电层包括在所述栅极沟槽 的底部的第一段以及在所述栅极沟槽的侧壁的第二段，所述第一段比所述第 二段厚；第一凹陷场板(RFP)沟槽，从所述管芯的表面延伸，所述第一凹陷场 板沟槽包含第一凹陷场板电极，所述第一凹陷场板电极通过第二介电层与所 述管芯隔离；第二凹陷场板沟槽，从所述管芯的表面延伸，所述第二凹陷场板沟槽包 含第二凹陷场板电极，所述第二凹陷场板电极通过第三介电层与所述管芯隔 离，所述栅极沟槽位于所述第一凹陷场板沟槽和第二凹陷场板沟槽之间； 所述管芯的在所述栅极沟槽和所述第 一 凹陷场板沟槽之间的台面； 所述台面中的第一导电型的源极区，邻近所述管芯的表面和所述栅极沟 槽的侧壁；第二导电型的体区，邻近所述栅极沟槽的侧壁和所述源极区，所述第二 导电型与所述第一导电型相反；以及所述第一导电型的漏极漂移区，邻近所述体区；其中所述第 一凹陷场板电极和所述第二凹陷场板电极各自的底部位于 在所述管芯的表面以下比所述栅极电极的底部深的水平，并且其中所述第一 凹陷场板沟槽和第二凹陷场板沟槽各自的深度在所述栅极沟槽的深度的大 于50%且小于80%的范围内。
20. —种制造金属氧化物半导体场效应晶体管的方法，包括 提供半导体管芯；蚀刻所述管芯以形成栅极沟槽和凹陷场板(RFP)沟槽，所述栅极沟槽 和所述凹陷场板沟槽从所述管芯的表面延伸并且深度基本上相等； 在所述^t极沟槽的底部形成绝缘层；在所述绝缘层以上的所述栅极沟槽的侧壁上形成栅极介电层； 沿所述凹陷场板沟槽的壁形成第二介电层；将导电材料引入到所述栅极沟槽中以形成栅极电极； 将导电材料引入到所述凹陷场板沟槽中以形成凹陷场板电极； 注入第 一导电型的掺杂剂以在所述台面中邻近所述栅极沟槽的侧壁形 成体区；注入第二导电型的掺杂剂以在所述台面中邻近所述管芯的表面形成源 极区，所述第二导电型与所述第一导电型相反；以及在所述管芯的表面上沉积与所述源极区接触的源极接触层，所述源极接 触层包括导电材料。
21. 如权利要求20所述的方法，包括在所述栅极电极之上形成第三介电 层，从而所述源极接触层不与所述栅极电极接触。
22. 如权利要求21所述的方法，其中沉积源极接触层引起所述源极接触 层与所述凹陷场板电极接触。
23. 如权利要求22所述的方法，包括注入第一导电型的掺杂剂以邻近所 述体区和所述凹陷场板沟槽的侧壁形成体接触区，所述方法还包括将所述凹 陷场板电极蚀刻到所述凹陷场板沟槽中从而沉积源极接触层引起所述源极 接触层与所述体接触区接触。
24. 如权利要求20所述的方法，包括 在所述管芯的表面上形成掩模层；图案化所述掩模层以形成三个开口，第一开口位于要形成所述凹陷场板 沟槽的位置，第二开口位于要设置所述栅极沟槽的位置，第三开口位于要设 置第二凹陷场板沟槽的位置，所述第二开口位于所述第一开口和所述第三开 口之间并与所述第一开口和所述第三开口的距离相等；以及其中蚀刻所述管芯包括通过所述第一开口、所述第二开口和所述第三开 口蚀刻所述管芯以分别形成所述凹陷场板沟槽、所述4册极沟槽和所述第二凹 陷场板沟槽，所述栅极沟槽位于所述凹陷场板沟槽和所述第二凹陷场板沟槽 之间并与所述凹陷场板沟槽和所述第二凹陷场板沟槽的距离相等。
25. 如权利要求24所述的方法，其中蚀刻所述管芯引起所述栅极沟槽和 所述凹陷场板沟槽具有容差在+/-10%内的各自的深度。
全文摘要
沟槽MOSFET包含邻近栅极沟槽的凹陷场板(RFP)沟槽。RFP沟槽包含RFP电极，RFP电极通过沿RFP沟槽的壁的介电层与管芯绝缘。栅极沟槽具有厚的底部氧化物层，并且栅极沟槽和RFP沟槽优选在相同的加工步骤中形成并且深度基本相同。当MOSFET在第三象限运行(源极/体-漏极结被正向偏置)时，RFP和栅极电极的组合效应少数载流子扩散电流和反向恢复电荷使显著减小。当MOSFET源极/体-漏极结反向偏置时，RFP电极也用作凹陷场板以减小沟道区中的电场。
文档编号H01L21/336GK101536164SQ200780036076
公开日2009年9月16日 申请日期2007年9月25日 优先权日2006年9月27日
发明者穆罕麦德·N·达维施 申请人:巨能半导体股份有限公司