双面介质槽部分soi材料的制备方法

专利名称：双面介质槽部分soi材料的制备方法
技术领域：
本发明提出了一种双面介质槽部分SOI材料的制备方法，为SOI材料
上的功率集成电路提供衬底材料，特别是为功率器件提供衬底材料，属于
半导体功率器件和功率集成技术领域，特别涉及SOI功率器件的材料制备
技术领域。
背景技术：
SOI (Semiconductor On Insulator)技术因其具有高速、高集成度、低 功耗、便于隔离、强抗辐射能力以及无闩锁效应等优点而被广泛关注和应 用。SOI器件的击穿电压由横向击穿电压和纵向击穿电压的较小者决定。 SOI高压器件横向耐压的设计可沿用与体硅相同的结终端技术和RESURF (REducedSURface Field)技术；常规SOI的埋氧层阻止了耗尽区向衬底 扩展，使衬底不能参与耐压；同时，在SOIHVIC中，基于隔离和散热的 考虑，SOI层和埋氧层均不能太厚。因而，常规SOI器件纵向耐压较低。 同时，由于Si02的热导率比Si低2个数量级，隔断了顶层硅产生的热量 传向衬底，所以SOI器件具有自热效应。设计SOI高压功率器件时，如何 兼顾耐高压和散热就显得特别重要。
假定器件横向采用结终端和RESURF设计技术，击穿电压由纵向决定； 在SOI器件的纵向，电场在顶层硅和埋氧层中分别为三角形和矩形分布， 故器件击穿电压可写为
在SOI器件的顶层硅/埋层界面，满足电位移连续性
其中ts和t!，S s和e !分别是顶层硅和埋氧层的厚度及介电系数，Es和E,是
顶层硅与埋氧层接触界面处Si层和埋氧层的电场。o s为顶层硅与埋氧层接 触界面处的电荷密度，对常规SOI结构，os=0。 一般而言，埋氧层的临界 击穿电场远高于顶层硅，所以提高SOI器件纵向耐压的有效途径是增强埋 层电场。由式(1)和(2)，增强埋氧层电场、提高SOI器件纵向耐压的方 法包括①提高顶层硅的临界击穿电场，如采用超薄顶层硅膜(顶层硅厚度 小于0.2pm);②在顶层硅和埋氧层界面间引入附加电荷；③采用低k介质埋层；文献S. Merchant, E. Arnold, H. Baumgart, et al. Realization of high breakdown voltage (>700V) in thin SOI device. In: Proc ISPSD, 1991,31-3薄膜SOI高压(>700V)器件的实现采用超薄SOI层线性掺杂，其略显 不足的是因源端掺杂浓度较低，源端容易出现"热点"而发生热击穿。第二 种方法包括文献H. Funaki, Y. Yamaguchi, K. Hirayama， et al.， New 1200V MOSFET structure on SOI with SIPOS shielding layer, Proc. IEEE ISPSD, 1998, pp. 25-28.具有SIPOS屏蔽层的1200V的SO1 MOSFET器件新结构
提出的在顶层硅漂移区与埋层Si02间插入SIPOS(Semi-Insulating Polycrystalline Silicon)层，文献A. Nakagawa， N. Yasuhara， Y. Baba. Breakdown voltage enhancement for devices on thin silicon layer/silicon dioxide film. IEEE Trans. Electron Devices, 1991.38， (7), pp. 1650-1654.在 薄硅层和二氧化硅埋层SOI材料上的器件击穿电压的提高在顶层硅漂移 区与埋氧层间插入N型扩散层。但这两种结构在阻断状态下，泄漏电流偏 大，且前一种结构的泄漏电流对温度变化较敏感。
为了解决SOI器件散热和耐压的问题，杨文伟等人提出的部分绝缘体 上的硅制作功率器件的结构及实现方法(专利号200310108977.7，公开 号CN1560925,
公开日2005.01.05)，该器件结构在于源端远离沟道区 的下方无埋氧层存在，且源端和沟道区下方的埋氧层是连续的而且具有同 一厚度，使得器件有源层产生的热量经此窗口传递到衬底；漏端的埋氧层 和沟道区虽然连续，但是漏端下方埋氧层厚度大于沟道区，这样Si02层厚 度的增加使得器件的漏源电容减小，提高器件的频率特性。但是这种结构 没有完全解决SOI器件耐压低的问题，这是因为，第一，埋氧层电场没有 明显的提高，o s-0，埋氧层电场E!"3Es;第二，其埋氧层厚度为20~100mn， 顶层硅厚度为20~300nm，根据公式(l)和(2)，该器件耐压低于100V。第 三，该结构只在源端远离沟道区下方没有埋氧层，SOI器件的衬底硅不能 承受耐压；第四，硅槽内淀积多晶硅填充，多晶硅的临界击穿电场低于单 晶硅，容易提前击穿，且泄漏电流较大。从自热效应方面考虑，该结构只 在源端远离沟道区下方没有埋氧层，其散热能力有限。就工艺实现方面而 言，在硅槽内热氧化生产Si02，槽内横向和纵向会同时生长Si02，因此难
以精确控制横向尺寸，且实际生长的Si02并非图中所示的规则矩形形状。

发明内容
为解决SOI器件散热和耐压问题，本发明提出了一种既能通过提高埋 氧层电场，从而提高器件耐压，同时又能充分散热的双面介质槽部分SOI 材料的制备方法。利用本方法制备的SOI材料与常规SOI结构的材料相比， 可以用较薄的顶层硅和埋氧层来达到相同的耐压，同时，部分SOI材料提供了热传导的通道，进而降低了自热效应。 本发明是通过如下技术方案实现的
一种双面介质槽部分SOI材料的制备方法，其特征在于步骤如下
a、 在顶层硅背面涂光刻胶，并光刻形成光刻胶掩膜，位于源区和沟道 区以下的光刻胶掩膜将顶层硅背面连续覆盖，其余光刻胶掩膜将顶层硅背 面间断性地覆盖，所述顶层硅的背面是指顶层硅与介质埋层接触的面，所 述光刻胶掩膜的厚度为0.5-1.5pm;
b、 在顶层硅背面采用干法刻蚀法除去未被所述光刻胶掩膜覆盖的硅，
形成硅槽，槽深为200~2000 nm，然后去除所述掩膜；
c、 在顶层硅背面热氧化生长一层薄的Si02，氧化温度为900-1200°C， 氧化时间为20分钟 1个小时，氧化后Si02厚度为100~300nm;
d、 在顶层硅背面采用化学气相淀积Si02层，Si02层厚度为 300~5000nm，淀积温度为700-900°C ;
e、 在顶层硅背面采用干法刻蚀去除位于源区和沟道区以下的Si02层。 此区域将在作为向衬底硅传递热量的通道，并使衬底硅参与器件的纵向耐 压，从而提高器件纵向耐压。
f、 顶层硅双面光刻工艺在顶层硅正面涂光刻胶，光刻形成光刻胶掩 膜，并采用干法刻蚀去除未被所述光刻胶掩膜覆盖的Si层，形成对准标记， 然后去除所述光刻胶掩膜，从而将顶层硅背面图形信息转移到顶层硅正面；
'g、在顶层硅背面采用化学气相淀积多晶硅，多晶硅厚度为
500~6000nm，淀积温度为600-800°C ;
h、 采用化学机械抛光法将所述多晶硅表面抛平；
i、 将抛平后的多晶硅表面与衬底硅键合；
j、衬底双面光刻工艺在衬底硅表面用光刻胶光刻生成光刻胶掩膜， 并采用干法刻蚀法除去未被所述光刻胶掩膜覆盖的硅，形成对准标记，然 后去除所述光刻胶掩膜，从而将顶层硅正面图形信息转移到衬底硅表面；
k、采用化学机械抛光法将顶层硅减薄至设定厚度；
1、顶层硅双面光刻工艺在顶层硅正面用光刻胶光刻生成光刻胶掩膜， 并采用干法刻蚀法除去未被所述掩膜覆盖的硅，形成对准标记，然后去除 所述光刻胶掩膜，从而将衬底硅表面图形信息转移到顶层硅正面。
所述d步骤中采用先淀积后增密的形式形成Si02层，增密温度为 850~ 1000°C ，增密时间为0. 5小时~2小时；如果所需Si02层较厚(>600nm)， 则采用多次淀积后增密的方式形成Si02层，淀积温度仍为700-900°C，每 次淀积200nm 600nm,增密温度为850~1000°C，增密时间为0.5小时~2 小时。
所述e步骤去除位于源区和沟道区以下的Si02层，可以采用干法刻蚀， 湿法刻蚀或干、湿法刻蚀组合的方式，如果Si02层较厚，如大于2000nm， 则先用干法刻蚀，剩下100nm 200mn时用湿法刻蚀，干法刻蚀的各向异性保证刻蚀的深宽比，湿法刻蚀对Si和Si02刻蚀的选择比保证完全去除 Si02但不腐蚀Si。
所述g步骤中采用先淀积后增密的形式形成多晶硅层，增密温度为 850~1000°C，增密时间为0.5小时~2小时，如果所需多晶硅层较厚 (>600nm)，则采用多次淀积后增密的方式形成多晶硅层，淀积温度仍为 600-800°C，每次淀积200nm 600nm，增密温度为850~1000°C ，增密时间 为0. 5小时~2小时。
所述g步骤中在顶层硅正面形成对准标记图形，该图形可以是顶层硅 背面图形的全部，也可以是顶层硅背面图形的一部分，但正、背面图形必 须左右镜像。
所述j步骤中在衬底表面形成对准标记图形，该图形可以是顶层硅正 面图形的全部，也可以是顶层硅正面图形的一部分，但须与顶层硅正面图 形左右镜像。
所述1步骤中在顶层硅正面形成对准标记图形，该图形可以是衬底表 面图形的全部，也可以是顶层硅正面图形的一部分，但须与衬底表面图形 左右镜像。
所述淀积的介质埋层的材质是Si02、 Si3N3、八1203或具有高临界击穿 电场的低k介质。
所述c步骤中热氧化生长和d步骤中化学气相淀积两种方法获得的 Si02层厚度之和大于b步骤刻蚀形成的硅槽深度。
.所述g步骤中淀积的多晶硅层厚度大于所述c步骤中热氧化生长和d
步骤中化学气相淀积两种方法获得的SK)2层厚度之和。
所述e步骤中未被Si02覆盖的区域的宽度介于零与漂移区长度之间。 本发明的优点表现在
1、 与公开号为CN1560925专利文件为代表的现有技术相比，由于本 方法采用的a-l步骤，形成的SOI材料，将本材料应用于高压器件中，双 面介质槽内束缚高密度电荷，根据公式(2)，槽内束缚电荷使埋氧层从常规 SOI器件的120V/nm提高到300V m直至Si02的临界击穿电场 600V/nm-1000V尔m,从而提高器件耐压；同时，源端下方及沟道附近无埋 氧层存在，使衬底硅参与耐压并提供热传导的通道，从而兼顾SOI功率器 件的耐高压和散热两个问题。采用本方法形成的SOI材料与常规SOI器件 相比，可以用较薄的顶层硅和埋氧层来达到相同的耐压，进而降低了自热 效应。
2、 为使顶层硅正面的图形和背面介质槽图形精确对位，本发明在制备 SOI材料流程中采用f、 j、 l三个步骤三次双面光刻。
3、 步骤c保证了 Si和Si02接触界面间良好的界面特性，热氧化生长 的Si02致密，临界击穿电场高，避免在界面高电场处提前击穿。
4、 在顶层硅背面热氧化生长Si02，氧化温度为900-1200°C，氧化时间为0.5 1个小时，能保证硅槽台阶处的SK)2质量。
5、 采用先淀积后增密的形式形成Si02层，或者采用多次淀积之后增
密的方式形成SK)2层，能使淀积形成的较疏松Si02层变得更加致密；采
用先淀积后增密的形式形成多晶硅，或者采用多次淀积之后增密的方法形 成多晶硅，能使淀积形成的较疏松多晶硅变得更加致密。
6、 所述e步骤中未被Si02覆盖的区域的宽度介于零与漂移区长度之 间，宽度越大器件向衬底硅的导热性能越好，从而抑制了自热效应，并且 衬底硅也可以承受更高的耐压。但当宽度大于一定长度以后由于介质槽的 个数减少，器件耐压将下降。
7、 当热氧化生长和淀积两种方法获得的Si02层厚度之和大于硅槽深 度吋，在淀积氧化层后进行化学机械平坦化Si02层，就可以得到单面电荷 槽结构。


下面将结合说明书附图和具体实施方式
对本发明作进一步的详细说
明，其中
图la为顶层硅背面用光刻胶光刻生成光刻胶掩膜的示意图
图lb为顶层硅背面形成硅槽并去除掩膜后的示意图
图lc为顶层硅背面热氧化生长Si02的示意图 图ld为顶层硅背面采用化学气相淀积Si02后的示意图 图le为顶层硅背面干法刻蚀去除位于源区和沟道区以下的Si02层的 示意图
图lf为采用双面光刻工艺在顶层硅正面刻蚀出对准标记的示意图 .图lg为顶层硅背面采用化学气相淀积多晶硅的示意图 图lh为采用化学机械抛光法将多晶硅表面抛平的示意图 图li为多晶硅表面和称底硅键合的示意图
图lj采用双面光刻工艺在衬底硅表面刻蚀出对准标记的示意图； 图lk为化学机械抛光法将顶层硅减薄到设定厚度的示意图 图ll采用双面光刻工艺在顶层硅正面刻蚀出对准标记的示意图； 图2为将本材料应用于高压器件中，形成双面介质槽部分SOI高压器 件的结构示意图 图中标记
1、顶层硅；2、光刻胶掩膜；3、热氧化的薄Si02; 4、淀积的Si02; 5、多晶硅；6、衬底硅；7、 p阱；8、 N+源区；9、 N+漏区；10、源电极； 11、漏电极；12、栅电极。
具体实施方式
实施例1
参照说明书附图la.至图11，本发明公开了一种双面介质槽部分SOI 材料的制备方法，其步骤如下.a、在顶层硅l背面涂光刻胶，并光刻形成光刻胶掩膜2，位于源区和 沟道区以下的光刻胶掩膜2将顶层硅1背面连续覆盖，其余光刻胶掩膜2 将顶层硅1背面间断性地覆盖，所述顶层硅1的背面是指顶层硅1与介质 埋层接触的面，所述光刻胶掩膜2的厚度为0.5-1.5pm;
b、 在顶层硅1背面采用干法刻蚀法除去未被所述光刻胶掩膜2覆盖 的硅，形成硅槽，槽深为200~2000 nm，然后去除所述掩膜；
c、 在顶层硅1背面热氧化生长一层薄的Si02，氧化温度为900-1200 。C，氧化时间为20分钟 1个小时，氧化后Si02厚度为100~300nm;
d、 在顶层硅1背面采用化学气相淀积SK)2层，Si02层厚度为 300 5000nm，淀积温度为700-900'C ;
e、 在顶层硅1背面采用干法刻蚀去除位于源区和沟道区以下的Si02 层。此区域将在作为向衬底硅6传递热量的通道，并使衬底硅6参与器件 的纵向耐压，从而提高器件纵向耐压。
f、 顶层硅1双面光刻工艺在顶层硅1正面涂光刻胶，光刻形成光刻 胶掩膜2，并采用干法刻蚀去除未被所述光刻胶掩膜2覆盖的Si层，形成 对准标记，然后去除所述光刻胶掩膜2，从而将顶层硅1背面图形信息转 移到顶层硅1正面；
g、 在顶层硅1背面采用化学气相淀积多晶硅5，多晶硅5厚度为 500~6000nm，淀积温度为600-800°C ;
h、 采用化学机械抛光法将所述多晶硅5表面抛平；
i、 将抛平后的多晶硅5表面与沉底硅键合；
j、衬底双面光刻工艺在衬底硅6表面用光刻胶光刻生成光刻胶掩膜
2，并采用干法刻蚀法除去未被所述光刻胶掩膜2覆盖的硅，形成对准标记， 然后去除所述光刻胶掩膜2，从而将顶层硅1正面图形信息转移到衬底硅6 表面；
k、采用化学机械抛光法将顶层硅l减薄至设定厚度；
1、顶层硅1双面光刻工艺在顶层硅1正面用光刻胶光刻生成光刻胶
掩膜2，并采用干法刻蚀法除去未被所述掩膜覆盖的硅，形成对准标记， 然后去除所述光刻胶掩膜2,从而将衬底硅6表面图形信息转移到顶层硅1正面。
实施例2
本发明更优的实施方式是在实施例1的基础上，d步骤中采用先淀
积后增密的形式形成Si02层，增密温度为850~1000°C，增密时间为0.5 小时~2小时。 实施例3
在实施例1的基础上，本发明另一更优的实施方式是如果所需Si02 层较厚(>600nm)，则采用多次淀积后增密的方式形成Si02层，淀积温度 仍为700-900。C，每次淀积200nm 600mn，增密温度为850~1000。C ，增密时间为0. 5小时~2小时。 实施例4
在上述实施例的基础上，本发明另一较佳实施方式是g步骤中采用
先淀积后增密的形式形成多晶硅5层，增密温度为850 100(TC，增密时间 为0.5小时 2小时，如果所需多晶硅5层较厚(>600nm),则采用多次淀 积后增密的方式形成多晶硅5层，淀积温度仍为600-800°C,每次淀积 200nm 600nm,增密温度为850~1000°C，增密时间为0. 5小时~2小时。 实施例5
在上述实施例的基础上，本发明另一较佳实施方式是所述e步骤去 除位于源区和沟道区以下的Si02层，可以采用干法刻蚀，湿法刻蚀或干、 湿法刻蚀组合的方式，如果Si02层较厚，如大于2000nm，则先用干法刻 蚀，剩下100nm 200nm时用湿法刻蚀，干法刻蚀的各向异性保证刻蚀的 深宽比，湿法刻蚀对Si和Si02刻蚀的选择比保证完全去除Si02但不腐蚀 Si。所述g步骤中在顶层硅1正面形成对准标记图形，该图形可以是顶层 硅l背面图形的全部，也可以是顶层硅1背面图形的一部分，但正、背面 图形必须左右镜像。所述j步骤中在衬底表面形成对准标记图形，该图形 可以是顶层硅1正面图形的全部，也可以是顶层硅1正面图形的一部分， 但须与顶层硅1正面图形左右镜像。所述1步骤中在顶层硅1正面形成对 准标记图形，该图形可以是衬底表面图形的全部，也可以是顶层硅l正面 图形的一部分，但须与衬底表面图形左右镜像。所述介质埋层的材质是 Si02、 Si3N3、 Al203或具有高临界击穿电场的低k介质。所述c步骤中热
氧化生长和d步骤中化学气相淀积两种方法获得的Si02层厚度之和大于硅
槽的深度。所述g步骤中淀积的多晶硅5层厚度大于所述c步骤中热氧化 生长和d步骤中化学气相淀积两种方法获得的Si02层厚度之和。所述e步
骤中的未被Si02覆盖的区域的宽度介于零与漂移区长度之间。
.实施例6
本发明可为SOI材料上的功率集成电路提供衬底材料，特别是为功率 器件提供衬底材料，采用本方法制备的SOI材料形成的最终器件的特点是 源端下方无埋氧层，漏端和沟道下方的埋氧层是连续的且具有双面槽型结 构。
生长氧化层后如果不进行化学机械平坦化，就会生成双面介质槽结 构，对埋氧层进行化学机械平坦化就可以得到单面电荷槽结构。 实施例7
下面是本发明的一最佳实施方式
1、在顶层硅l背面涂光刻胶，并光刻形成光刻胶掩膜2，位于源区和 沟道区以下的光刻胶掩膜2将顶层硅1背面连续覆盖，其余光刻胶掩膜2 将顶层硅1背面间断性地覆盖，所述顶层硅1的背面是指顶层硅1与介质 埋层接触的面，所述光刻胶掩膜2的厚度为0.5-1.5pm;(见图la);2、 在顶层硅1背面采用干法刻蚀法除去未被所述光刻胶掩膜2覆盖 的硅，形成硅槽，槽深为200 nm，然后去除所述掩膜；(见图lb);
3、 在顶层硅1背面热氧化生长一层薄的Si02，氧化温度1050'C，
氧化时间0.5小时，保证台阶处Si02质量(见图1C);
、、在顶层硅1背面化学气相淀积Si02到设定厚度，淀积温度800 °C，之后进行增密，增密温度960'C，增密时间l小时(见图Id);
5、 刻蚀源端下面窗口的Si02 (见图le);
6、 顶层硅1双面光刻工艺，在顶层硅1正面形成对准标记，然后去 除所述掩膜。从而将顶层硅1背面图形信息转移到顶层硅1正面；(见图 If);
7、 在顶层硅1背面多次淀积设定厚度的多晶硅5，每次淀积500nm, 淀积温度仍为65(TC，增密温度为96(TC，增密时间为1小时；(见图lg);
8、 用化学机械抛光法将多晶硅5表面抛平(见图lh);
9、 多晶硅5表面和衬底硅6键合(见图li);
10、 衬底双面光刻工艺，在衬底硅6表面形成对准标记，然后去除所 述掩膜。所述双面光刻工艺是将顶层硅1正面图形信息转移到衬底硅6表 面；(见图lj);
11、 化学机械抛光法将顶层硅l减薄到设定厚度(见图lk);
12、 顶层硅l双面光刻工艺，在顶层硅1正面形成对准标记，然后去 除所述掩膜。所述双面光刻工艺是将衬底硅6表面图形信息转移到顶层硅 1正面；(见图11);
将本材料应用于高压器件中，形成双面介质槽部分SOI高压器件的结 构如图2所示
本发明不限于上述实施方式，根据上述实施例的描述，本领域的普通 技术人员还可作出一些显而易见的改变，例如硅槽之间的间隔距离作出调 整，硅槽为均匀分布或不均匀分布，硅槽的大小作出调整，未被Si02覆盖 的区域的宽度做出调整，但这些改变均应落入本发明权利要求的保护范围 之内。
权利要求
1、一种双面介质槽部分SOI材料的制备方法，其特征在于步骤如下a、在顶层硅(1)背面涂光刻胶，并光刻形成光刻胶掩膜(2)，位于源区和沟道区以下的光刻胶掩膜(2)将顶层硅(1)背面连续覆盖，其余光刻胶掩膜(2)将顶层硅(1)背面间断性地覆盖，所述顶层硅(1)的背面是指顶层硅(1)与介质埋层接触的面，所述光刻胶掩膜(2)的厚度为0.5-1.5μm；b、在顶层硅(1)背面采用干法刻蚀法除去未被所述光刻胶掩膜(2)覆盖的硅，形成硅槽，形成硅槽，槽深为200～2000nm，然后去除所述掩膜；c、在顶层硅(1)背面热氧化生长一层薄的SiO2，氧化温度为900-1200℃，氧化时间为0.5～1个小时，氧化后SiO2厚度为100～300nm；d、在顶层硅(1)背面采用化学气相淀积SiO2层，SiO2层厚度为300～5000nm，淀积温度为700-900℃；e、在顶层硅(1)背面去除位于源区和沟道区以下的SiO2层；f、顶层硅(1)双面光刻工艺在顶层硅(1)正面涂光刻胶，光刻形成光刻胶掩膜(2)，并采用于法刻蚀去除未被所述光刻胶掩膜(2)覆盖的Si层，形成对准标记，然后去除所述光刻胶掩膜(2)，从而将顶层硅(1)背面图形信息转移到顶层硅(1)正面；g、在顶层硅(1)背面采用化学气相淀积多晶硅(5)，多晶硅(5)厚度为500～6000nm，淀积温度为600-800℃；h、采用化学机械抛光法将所述多晶硅(5)表面抛平；i、将抛平后的多晶硅(5)表面与衬底硅(6)键合；j、衬底双面光刻工艺在衬底硅(6)表面用光刻胶光刻生成光刻胶掩膜(2)，并采用干法刻蚀法除去未被所述光刻胶掩膜(2)覆盖的硅，形成对准标记，然后去除所述光刻胶掩膜(2)，从而将顶层硅(1)正面图形信息转移到衬底硅(6)表面；k、采用化学机械抛光法将顶层硅(1)减薄至设定厚度；l、顶层硅1双面光刻工艺在顶层硅(1)正面用光刻胶光刻生成光刻胶掩膜(2)，并采用干法刻蚀法除去未被所述掩膜覆盖的硅，形成对准标记，然后去除所述光刻胶掩膜(2)，从而将衬底硅(6)表面图形信息转移到顶层硅(1)正面。
2、 顶层硅1双面光刻工艺在顶层硅(1)正面用光刻胶光刻生成光 刻胶掩膜(2)，并采用干法刻蚀法除去未被所述掩膜覆盖的硅，形成对准 标记，然后去除所述光刻胶掩膜(2)，从而将衬底硅(6)表面图形信息转移到顶层硅(1)正面。
3、 根据权利要求1所述的双面介质槽部分SOI材料的制备方法，其 特征在于所述d步骤中采用先淀积后增密的形式形成Si02层，增密温度 为850 1000'C，增密时间为0. 5小时~2小时；如果所需Si02层〉600nm， 则采用多次淀积后增密的方式形成Si02层，淀积温度仍为700-900°C，每 次淀积200nm 600nm，增密温度为850~1000°C，增密时间为0.5小时~2小时。3、 根据权利要求1所述的双面介质槽部分SOI材料的制备方法，其 特征在于所述e步骤去除位于源区和沟道区以下的Si02层，可以采用干 法刻蚀，湿法刻蚀或干、湿法刻蚀组合的方式，如果Si02层较厚，如大 于2000nm，则先用干法刻蚀，剩下100nm 200mn时用湿法刻蚀。
4、 根据权利要求1或2或3所述的双面介质槽部分SOI材料的制备 方法，其特征在于所述g步骤中采用先淀积后增密的形式形成多晶硅(5) 层，增密温度为850~1000°C，增密时间为0.5小时~2小时，如果所需多 晶硅(5)层〉600nm,则采用多次淀积后增密的方式形成多晶硅5层，淀 积温度仍为600-800°C，每次淀积200nm 600nm,增密温度为850~1000°C， 增密时间为0. 5小时~2小时。
5、 根据权利要求1或4所述的双面介质槽部分SOI材料的制备方法， 其特征在于所述g步骤中在顶层硅(1)正面形成对准标记图形，该图形 可以是顶层硅(1)背面图形的全部，也可以是顶层硅(1)背面图形的一 部分，但正、背面图形必须左右镜像。
6、 根据权利要求1所述的双面介质槽部分SOI材料的制备方法，其 特征在于所述j步骤中在衬底表面形成对准标记图形，该图形可以是顶 层硅(1)正面图形的全部，也可以是顶层硅(1)正面图形的一部分，但 须与顶层硅(1)正面图形左右镜像。
7、 根据权利要求1所述的双面介质槽部分SOI材料的制备方法，其 特征在于所述l步骤中在顶层硅(1)正面形成对准标记图形，该图形可 以是衬底表面图形的全部，也可以是顶层硅(1)正面图形的一部分，但须 与衬底表面图形左右镜像。
8、 根据权利要求1所述的双面介质槽部分SOI材料的制备方法，其 特征在于所述C步骤中热氧化生长和d步骤中化学气相淀积两种方法获 得的Si02层厚度之和大于b步骤刻蚀形成的硅槽深度。
9、 根据权利要求l所述的双面介质槽部分SOI材料的制备方法，其 特征在于所述g步骤中淀积的多晶硅(5)层厚度大于所述c步骤中热氧化生长和d步骤中化学气相淀积两种方法获得的Si02层厚度之和。
10、 根据权利要求1所述的双面介质槽部分SOI材料的制备方法，其 特征在于所述e步骤中未被Si02覆盖的区域的宽度介于零与漂移区长度 之间。
全文摘要
本发明公开了一种双面介质槽部分SOI材料的制备方法，和常规键合工艺相比，本发明在键合前增加了如下步骤1.顶层硅片上硅槽刻蚀；2.SiO₂层的热生长和化学气相淀积；3.刻蚀去除位于源区和沟道区以下的SiO₂层；4.淀积多晶硅；5.多晶硅平坦化。在本发明制备的SOI材料上制作的器件通过增强埋氧层电场，从而提高器件耐压，同时又能充分散热。本方法制备的SOI材料上制备的SOI器件与常规SOI结构的器件相比，可以用较薄的顶层硅和埋氧层来达到相同的耐压，进而降低了自热效应。
文档编号H01L21/762GK101527277SQ200910058508
公开日2009年9月9日 申请日期2009年3月5日 优先权日2009年3月5日
发明者傅达平, 王元刚, 罗小蓉, 辉 蒋, 磊 雷, 雷天飞, 高唤梅 申请人:电子科技大学