专利名称：制造nmos晶体管的方法
技术领域：
本发明涉及制造NMOS晶体管的方法，特别涉及在制造NMOS晶体管过程中，进行双重袋形离子注入并应用快速热退火工艺的方法。
背景技术：
在制造NMOS晶体管的工艺中，对于硅作为衬底材料的MOS管形成源漏区时，通常采用离子注入工艺，以在晶片上具有元件的一侧注入掺杂物或杂质原子。然而，离子注入工艺会损害晶片表面的晶格结构，并且部分注入的杂质原子会留在晶格的间隙位置而不产生电性。为了修补在离子注入工艺中受损的晶格结构，并且为了将所有的杂质原子移动至晶格的置换位置，以使这些原子产生电性，通常会对晶片实施退火工序以将晶片加热至高温。快速热退火(RTA，Rapid Thermal Anneal)工艺是将晶片快速加热到设定温度，进行短时间快速热退火的方法。热退火时间通常小于1-2分钟。过去几年间，快速热退火已逐渐成为制造先进半导体必不可少的一项工艺，它的应用十分广泛，可用于氧化、 退火、金属硅化物的形成和快速热化学沉积。快速热退火可以快速升至工艺要求的温度 (200-1300°C )，并快速冷却，通常升温速度为50-250°C /s (摄氏度/秒)；此外，还可以精确地控制工艺气体。因此，快速热退火可以在一个工艺中完成复杂的多阶段热处理工艺。快速热退火工艺的快速升温、短时间快速处理的能力很重要，因为先进半导体制造工艺要求尽可能缩短热退火时间、限制杂质扩散程度。用快速热退火工艺取代慢速热处理工艺还可以大大缩短生长周期，并减小整个工艺的热预算，因此对于提升良品率来说快速热退火技术特别有价值。快速热退火工艺的一个重要应用是活化离子注入杂质，形成超浅结。这一工艺要求热退火具有快速升温和冷却功能，因为离子注入后，必须将晶片加热到约1050°C进行高温退火，除去离子注入引起的损伤，并活化注入的杂质，同时必须缩短高温处理时间，尽可能减少杂质离子的扩散。为此，又开发了尖峰退火(Spike Anneal)工艺，使晶片可以快速升温然后立即冷却。尖峰退火工艺的特点是在某一温度保温一段时间，它可以同时完成激活杂质元素并修复缺陷两项基本功能。尖峰退火在高温时的滞留时间很短，其主要作用在于激活掺杂元素。在实际操作中，晶片在某一温度稳定后快速升温，到达目标温度即刻降温。尖峰退火处理加热过程时间短，对结深再扩散影响很小，这种情况的结深很大程度上由离子注入的深度决定。尽管如此，如果峰值驻留时间过长，那么杂质的扩散就会非常显著， 从而就会破坏结分布就会引发杂质扩散，增大结深。在65nm(纳米)及以上的NMOS器件的制造工艺中，关键的开发技术指标包括控制漏致势垒降低(DIBL, Drain Induced Barrier Lowering)、增加摆幅(swing enhancement)、改善导通/关闭(I。n/I。ff)性能(即给定泄漏电流I。ff情况下，饱和电流Idsat 的值)等器件直流(DC)性能以及提高热载流子注入(HCI，Hot Carrier Injection)可靠性性能。但通常情况下，上述各器件直流(DC)性能指标与热载流子注入可靠性指标，是很难同时满足的。
目前，对于深亚微米制造工艺来说，为了得到浅结，在轻掺杂的源区和漏极(LDD， lightly doped drain)和源极/漏极(S/D)退火制造工艺中，应用了具有较快升温速度的尖峰退火。并且在LDD和S/D快速热退火时所用的具有较快升温速度的尖峰退火中，常见的工艺是加入硼(B)作为NMOS晶体管袋形离子注入剂，以致得到NMOS晶体管热载流子注入可靠性和器件性能达到平衡。但是，较快的升温速度使得晶体管载流子注入的容限减少，并且需要较高的工艺条件。而且目前仅加入硼离子作为离子掺杂剂所得到的半导体器件性能并不十分理想。因此，需要一种新的简便易行的工艺以便改进NMOS器件的性能。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式
部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有的快速热退火工艺使得晶体管载流子注入的容限减少，且工艺条件较高的问题，本发明提供了一种在快速热退火(LDD和S/D快速热退火)的制造工艺中，应用了较慢的升温速度(升温速度不大于150°C/s)以得到更大NMOS晶体管热载流子注入的容限的方法。并且加入硼(B)和铟(In)作为N型轻掺杂的源极和漏极(NLDD)袋形离子注入剂以改善器件的性能，这称为双重(B+In)袋形离子注入。根据本发明，提供了一种制造NMOS晶体管的方法，所述方法包含如下步骤提供一硅衬底；在所述硅衬底上形成栅极；以栅极为掩膜，向所述硅衬底中注入硼和铟离子，形成轻掺杂的源区和漏区；在所述栅极上形成一氧化层，蚀刻所述氧化层以在所述栅极侧壁上形成间隙壁；以所述栅极和间隙壁为掩膜，通过离子掺杂形成源极/漏极；将所述硅衬底实施快速热退火。快速热退火的升温速度范围是50°C /s-150°c /s。优选的升温速度是80°C /s。快速热退火还可以再结合另外一种升温速度超过150°C /s的热退火工艺。这种热退火工艺的退火时间可以是毫秒量级。例如是闪光退火或者激光退火。在离子注入步骤中，铟可以在硼添加之前或者之后加入。铟离子注入能量范围是25kev-55kev。铟离子注入剂量范围是kl2kev4el3kev。B+In双重袋形离子注入的优点在于，NMOS晶体管的导通/关闭性能、漏致势垒降低和摆幅等指标都得以改善。但热载流子注入的性能却降低了。具有较慢升温速度的尖峰退火的优点在于，热载流子注入的性能得到了显著改善。因此，根据本发明的B+h双重袋形离子注入和具有较慢升温速度的尖峰退火的结合，能够同时改善热载流子注入、器件导通/关闭性能、和漏致势垒降低等诸多指标。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1是NMOS晶体管的结构示意图。图2是本发明NMOS晶体管制造方法的主要步骤。图3是沟道为10 μ m宽NMOS晶体管在不同制造工艺下泄漏电流和饱和电流关系图。
具体实施例方式在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。图1是根据本发明的NMOS晶体管100的结构示意图。参考图1，制造NMOS晶体管 100的方法的主要步骤包括提供一硅衬底101 ；在衬底上利用氧化工艺形成栅氧化层102， 再在栅氧化层上用CVD法(化学气相沉积法)沉积栅极103 ；以栅极为掩膜，仅注入硼或者注入硼和铟离子，进行离子掺杂工艺，形成LDD区104 ；接着在包含栅极103以及栅氧化层 102的栅极结构上形成一氧化层，利用非等向蚀刻工艺蚀刻该氧化层，以便在栅极侧壁上形成间隙壁结构(spacer) 105 ；然后以栅极103和间隙壁105为掩膜，通过离子掺杂形成源极 /漏极106 ；最后将硅衬底实施快速热退火。应用不同的制造工艺，从而制造多个沟道宽为ΙΟμπι，长为0.06μπι的NMOS晶体管，以比较各个晶体管的性能。其中，改变制造工艺的手段主要包括两方面一是在硅衬底上仅注入硼离子，或者注入硼和铟双重离子，以形成掺杂的硅衬底；另一个是将硅衬底进行快速热退火的升温速度选择为大于150°C /s或小于150°C /s。表1是沟道为10 μ m宽NMOS晶体管在不同制造工艺下各参数的值。改变的条件包括袋形注入掺杂的元素和快速热处理升温速度。#1、#2和#3样品的实验数据如下。
权利要求
1.一种制造NMOS晶体管的方法，所述方法包含如下步骤提供一硅衬底；在所述硅衬底上形成栅极；以栅极为掩膜，向所述硅衬底中注入硼和铟离子，形成轻掺杂的源区和漏区；在所述栅极上形成一氧化层，蚀刻所述氧化层以在所述栅极侧壁上形成间隙壁；以所述栅极和间隙壁为掩膜，通过离子掺杂形成源极/漏极；将所述硅衬底实施快速热退火。
2.如权利要求1所述的方法，其特征在于，所述快速热退火的升温速度范围是50°C/ S-150 °C /s。
3.如权利要求2所述的方法，其特征在于，所述快速热退火的升温速度是80°C/s。
4.如权利要求2所述的方法，其特征在于，所述快速热退火再结合另外一种升温速度超过150°C/s的热退火工艺。
5.如权利要求4所述的方法，其特征在于，所述另外一种升温速度超过150°C/s的热退火工艺的退火时间是毫秒量级。
6.如权利要求4所述的方法，其特征在于，所述另外一种升温速度超过150°C/s的热退火工艺是闪光退火或者激光退火。
7.如权利要求1-6所述的任一种方法，其特征在于，在所述离子注入步骤中，铟在硼添加之前加入。
8.如权利要求1-6所述的任一种方法，其特征在于，在所述离子注入步骤中，铟在硼添加之后加入。
9.如权利要求1-6所述的任一种方法，其特征在于，在所述离子注入步骤中，铟离子注入能量范围是25kev_55kev。
10.如权利要求1-6所述的任一种方法，其特征在于，在所述离子注入步骤中，铟离子注入剂量范围是kl2kev-4ei;3kev。
全文摘要
本发明提供了一种制造NMOS晶体管的方法，所述方法包含如下步骤提供一硅衬底；在所述硅衬底上形成栅极；以栅极为掩膜，向所述硅衬底中注入硼和铟离子，形成轻掺杂的源区和漏区；在所述栅极上形成一氧化层，蚀刻所述氧化层以在所述栅极侧壁上形成间隙壁；以所述栅极和间隙壁为掩膜，通过离子掺杂形成源极/漏极；将所述硅衬底实施快速热退火。快速热退火的升温速度范围是50℃/s-150℃/s。硼和铟双重袋形离子注入和具有较慢升温速度的尖峰退火的结合，能够同时改善热载流子注入、器件导通/关闭性能、和漏致势垒降低等诸多指标。
文档编号H01L21/324GK102201341SQ20101013179
公开日2011年9月28日 申请日期2010年3月22日 优先权日2010年3月22日
发明者神兆旭 申请人:中芯国际集成电路制造(上海)有限公司