专利名称：封装结构的制作方法
技术领域：
本发明是关于一种封装结构，尤指一种以导线电性连接导线架的联结杆及晶粒的封装结构。
背景技术：
封装(lockage)乃是将前制程加工完成后所提供晶片(Wafer)中的每一颗晶粒 (Die)独立分离，并外接信号线至导线架上及包覆。封装的功能乃是提供晶粒具备了抗恶劣环境的能力，简便的操作，安全的使用。为达到上述的功能，封装必须提供晶粒适当的外壳以保护内部的晶粒本体以防止晶粒受到湿气、热量、噪声的影响，并能将电路信号连接到壳体外部以便于测试及使用。导线架在封装中扮演晶粒承载，电、热传导的任务，组件重量亦赖其支撑，也是所有封装材料中需求量最大者。请参见图1，为传统的焊线后切割前的封装系统示意图。晶粒10粘着于晶粒座 (Die I^d)20之上。联结杆(Tie Bar) 25连接晶粒座20及轨(Rail) 30，以支撑晶粒座20。 引脚(Lead)40透过纬线(Dam-bar) 35连接至轨30，以支撑引脚40。导线45电性连接晶粒 10上的焊点(Bond I^d) 15和引脚40。之后将进行封胶后切割，使各封装体分离。集成电路(IC，Integrated Circuit)的发展趋势是往高积集度，以减少晶粒面积和成本。然而，现在的IC的功能众多，所需的封装的引脚亦多。因此，经常虽缩小了晶粒的面积，然为配合IC所需的引脚数，封装结构的选择会被限制在较大尺寸的封装种类。封装成本占一颗IC的成本约一半左右，单纯缩小晶粒面积所节省的成本有限。如何更进一步降低IC成本为现今IC发展趋势上一个重要的课题。
发明内容
鉴于先前技术中的集成电路有引脚数量的限制下，造成封装种类的选用受到限制，本发明的目的在于提供一种封装结构，利用导线架中的联结杆同时做为引脚，以增加可使用的引脚数，使晶粒可封装于更小的封装结构。因此，本发明可大幅降低集成电路的封装成本，进而使集成电路的总体成本下降。为达上述目的，本发明提供了一种封装结构，包含一晶粒座、一晶粒、一导线区及一联结杆区。晶粒粘着于晶粒座，联结杆区则连接晶粒座。其中，晶粒以至少一第一导线电性连接晶粒与导线区，以至少一第二导线电性连接晶粒与联结杆。本发明也提供了另一种封装结构，包含数个晶粒座、数个晶粒、一导线区及一联结杆区。数个晶粒分别粘着于数个晶粒座并以数条第一导线分别电性连接至导线区。一联结杆区，连接数个晶粒座的至少其中之一且以至少一第二导线电性连接至数个晶粒的至少其中之一。本发明利用导线架中的联结杆同时做为引脚，以增加可使用的引脚数，使晶粒可封装于更小的封装结构。因此，本发明可大幅降低集成电路的封装成本，进而使集成电路的总体成本下降。
以上的概述与接下来的详细说明皆为示范性质，是为了进一步说明本发明的申请专利范围。而有关本发明的其它目的与优点，将在后续的说明与附图加以阐述。
图1为传统的焊线后切割前的封装系统示意图；图2为根据本发明的一第一较佳实施例的封装结构的示意图；图3为根据本发明的一第二较佳实施例的封装结构的示意图；图4为根据本发明的一第三较佳实施例的多芯片封装结构的示意图。主要组件符号说明先前技术晶粒 10焊点15晶粒座20联结杆25轨 30纬线35引脚 40导线45本发明封装结构100、200控制电路105A驱动电路105B晶粒 110、210A、210B、210C、210D焊点115、215晶粒座 120、220A、220B、220C联结杆125、225引脚 140、MO第一导线145J45第二导线145AJ45A第三导线M5B溢胶防止区250内打线区255晶粒粘着区25具体实施例方式请参见图2，为根据本发明的一第一较佳实施例的封装结构的示意图。封装结构 100包含一晶粒110、一晶粒座120、一导线区及一联结杆区。晶粒110以一粘胶粘着于晶粒座120之上。晶粒110的表面有数个焊点115做为晶粒110内部电路的信号输出端点或信号输入端点。导线区包含数个引脚140，透过第一导线145电性连接至晶粒110的焊点115，使晶粒110透过这些引脚140与外部电路电性连接，以输出信号或接收输入信号。另外，联结杆区包含至少一联结杆125，连接晶粒座120，用以在切割之前提供晶粒座120支撑的作用。在本实施例，封装结构为QFN 2x2封装结构，具有12只引脚140，于每一侧边上各有3 只引脚140，而且具有4只联结杆125分别为于封装结构的四个转角的方位上。晶粒110的部分焊点115透过第二导线145A电性连接至联结杆125。因此，本实施例的QFN 2x2的封装可提供13个“引脚”(包含一个联结杆)。而且，本发明的封装结构可直接使用传统的导线架的设计，而不需另外开膜，故与现有的封装整合度相当高。接着，请参见图3，为根据本发明的一第二较佳实施例的封装结构的示意图。本实施例与图2所示的实施例的主要差异说明如下。晶粒110包含一控制电路105A及一驱动电路105B，控制电路主要用以接收由外部输入的输入信号，并根据这些输入信号控制驱动电路105B的运作。驱动电路105B则用以驱动外部的电路，例如其它的集成电路或者金属氧化物半导体场效晶体管等。由于驱动电路105B需驱动外部电路，故所需的电力远较控制电路105A所需的电力高，故若透过同一引脚连接一驱动电源，则驱动电路105B于引脚上造成的噪声可能会影响控制电路105A的电路操作正确性。因此，晶粒110需透过两个甚至以上的引脚，来分别提供控制电路105A及驱动电路105B的电力输入。在本实施例中，控制电路105A及驱动电路105B透过第二导线145A分别电性连接至联结杆区中的两个不同的联结杆125，尤其以对脚线上的两个联结杆125为佳，以借此耦接至同一驱动电源。而由于控制电路105A及驱动电路105B所电性连接的联结杆125并非直接连接，而是透过其它电路组件(例如晶粒座120)耦接，因此驱动电路105B所造成的噪声会经衰减后传至控制电路 105A,因而减少上述噪声对控制电路105A可能的影响。另外，由于联结杆125连接晶粒座 120，根据不同的晶粒120的电路设计，晶粒110可以绝缘胶或导电胶粘着于晶粒座120之上。在本实施例的QFN 2x2的封装可提供14个“引脚”(包含两个联结杆)。再来，请参见图4，为根据本发明的一第三较佳实施例的多芯片封装结构的示意图。封装结构200包含数个晶粒座220A、220B、220C、数个晶粒210A、210B、210C、210D、一导线区及一联结杆区。在本实施例，晶粒210A为控制器晶粒，而晶粒210B、210C、210D为N型金属氧化物半导体场效晶体管晶粒为例进行说明。本实施例的封装为QFN 5x5封装，其导线区包含40条引线M0，于各侧边分别有10条引线M0。其中部分引脚分别与晶粒座220B、 220C电性连接，以做为N型金属氧化物半导体场效晶体管晶粒的漏极连接引脚。其余未与晶粒座电性连接的引脚则透过第一导线245与各晶粒电性连接。而晶粒210A部分焊点215 则透过第二导线电性连接至联结杆区的联结杆225。值得注意的是，第三导线M5B电性连接晶粒及晶粒座的内打线区255，例如第三导线M5B电性连接晶粒座220C的内打线区255及晶粒210B及第三导线M5B电性连接晶粒座220A的内打线区255及晶粒210A的焊点215。而在晶粒及晶粒座的面积较小以节省成本的情况下，内打线区255经常会因粘着晶粒与晶粒座的粘胶的溢胶现象(Resin Bleed)，使得内打线区255的面积不足，甚至造成打线失败。本发明于晶粒座的一晶粒粘着区256(即用以粘着晶粒的对应区域)及内打线区255之间设置一溢胶防止区250以防止溢胶侵入内打线区255，而确保内打线区255有足够的打线空间。溢胶防止区250可以是一沟槽结构，以容纳溢胶；或者可以是一凸块，使溢胶被遮档于内打线区255以外。综上说明，本发明利用导线架中的联结杆同时做为引脚，以增加可使用的引脚数，使晶粒可封装于更小的封装结构。因此，本发明可大幅降低集成电路的封装成本，进而使集成电路的总体成本下降。 如上所述，本发明完全符合专利三要件新颖性、进步性和产业上的利用性。本发明在上文中已以较佳实施例揭露，然熟悉本项技术者应理解的是，该实施例仅用于描绘本发明，而不应解读为限制本发明的范围。应注意的是，举凡与该实施例等效的变化与置换， 均应设为涵盖于本发明的范畴内。因此，本发明的保护范围当以权利要求书所界定的范围为准。
权利要求
1.一种封装结构，其特征在于，包含一晶粒座；一晶粒，粘着于该晶粒座； 一导线区；以及一联结杆区，连接晶粒座；其中，该晶粒以至少一第一导线电性连接该晶粒与该导线区，以至少一第二导线电性连接该晶粒与该联结杆。
2.根据权利要求1所述的封装结构，其特征在于，该晶粒包含一控制电路及一驱动电路，该联结杆区包含一第一联结杆及一第二联结杆，该驱动电路透过该第二导线电性连接至该第一联结杆。
3.根据权利要求2所述的封装结构，其特征在于，该晶粒座以一绝缘胶粘着于该晶粒座。
4.根据权利要求2所述的封装结构，其特征在于，该控制电路透过该第二导线电性连接至该第二联结杆。
5.根据权利要求1至4其中之一所述的封装结构，其特征在于，该导线区具有12只引脚。
6.一种封装结构，其特征在于，包含 数个晶粒座；一导线区；数个晶粒，分别粘着于该数个晶粒座并以数条第一导线分别电性连接至该导线区；以及一联结杆区，连接该数个晶粒座的至少其中之一且以至少一第二导线电性连接至该数个晶粒的至少其中之一。
7.根据权利要求6所述的封装结构，其特征在于，该数个晶粒包含一控制电路晶粒及至少一金属氧化物半导体场效晶体管晶粒，该控制电路晶粒以该至少一第二导线电性连接至该联结杆区。
8.根据权利要求6或7所述的封装结构，其特征在于，该数个晶粒座至少其中之一具有一内打线区、一溢胶防止区及一晶粒粘着区，该溢胶防止区位于该内打线区及该晶粒粘着区之间，该晶粒粘着区用以透过一粘胶粘着该数个晶粒其中之一，该溢胶防止区用以防止该粘胶溢至该内打线区，以及该内打线区用以透过导线电性连接至该数个晶粒座其中之ο
9.根据权利要求8所述的封装结构，其特征在于，该溢胶防止区为一沟槽。
10.根据权利要求8所述的封装结构，其特征在于，该溢胶防止区为一凸块。
全文摘要
本发明提供一种封装结构，包含一晶粒座；一晶粒，粘着于该晶粒座；一导线区；以及一联结杆区，连接晶粒座；其中，该晶粒以至少一第一导线电性连接该晶粒与该导线区，以至少一第二导线电性连接该晶粒与该联结杆。本发明利用导线架中的联结杆同时做为引脚，以增加可使用的引脚数，使晶粒可封装于更小的封装结构。因此，本发明可大幅降低集成电路的封装成本，进而使集成电路的总体成本下降。
文档编号H01L23/488GK102569233SQ20101059202
公开日2012年7月11日 申请日期2010年12月9日 优先权日2010年12月9日
发明者蒙上欣 申请人:登丰微电子股份有限公司