专利名称：用于形成氮化物膜的方法
技术领域：
本发明涉及用于形成氮化物膜的方法，并且更具体地涉及用于使用分批式垂直等离子体辅助ALD (原子层沉积)设备在半导体晶片上形成氮化物膜的方法，该半导体晶片具有形成在其上的高密度图案。
背景技术：
在半导体器件中，已经普遍使用难熔金属钨(W)作为在需要耐热的部分中的布线。此外，在具有多层布线结构的半导体器件中，形成中间层电介质膜以将每层布线彼此电绝缘，但使用通过CVD (化学气相沉积)エ艺形成的硅氧化物膜作为该中间层电介质膜。钨(W)很容易在形成硅氧化物膜期间的氧气气氛中氧化，并且因此产生的钨氧化物(WOx)具有比钨(W)更高的电阻率。因而，存在布线的电阻増加以及还有由于布线体积膨胀而使布线的粘合強度下降等等问题。为了避免上述问题，代替在形成W布线之后直接形成硅氧化物膜，而使用了这样的技木在该技术中W布线的暴露部分首先以作为抗氧化膜的硅氮化物膜覆盖，并且随后通过CVDエ艺在其上形成硅氧化物膜。为了形成如上所述的作为抗氧化膜的硅氮化物膜，使用低压CVDエ艺，其中使用 ニ氯甲硅烷(SiH2Cl2 下文中称为“DCS”)和氨气(NH3)作为源气体，在从630°C到680°C的温度范围内沉积硅氮化物膜。然而，通过CVDエ艺形成硅氮化物膜导致W布线表面的氮化。因此虽然被氮化的钨(WN)仍保持导电性，但与钨(W)相比，被氮化的钨的电阻值是大致10倍高，并且因此存在不能获得具有足够低的电阻的布线用于微布线的问题。关于这一点，JP 2008-112826A公开了，在形成钨(W)布线之后，使用由等离子体基团化的NH3以及DCS，在550°C或更低的温度下通过ALDエ艺沉积的硅氮化物膜覆盖W布线，使得可以防止钨(W)布线表面的氮化，并且因此允许防止布线电阻増加。此外，由于使用ALDエ艺的沉积具有更好的阶梯覆盖，该硅氮化物膜的沉积不限于形成用于钨(W)布线的抗氧化膜，并且可以有效地应用到形成用于高密度布线的侧壁 (例如，用于存储器单元晶体管的栅极布线)。对于这种等离子体辅助ALD硅氮化物膜エ艺，使用如图1所示的垂直ALD设备 100。这种分批式垂直炉配置为使得半导体晶片中的每ー个按预定的间距以多级方式支撑在各自的石英晶片舟101中，并且随后包含在圆柱状垂直处理容器102中。在沉积期间，晶片舟101可以按预定的旋转速度由旋转机构103全面地旋转。加热机构104安装在圆柱状垂直处理容器(例如，石英腔)102的外部圆周上，并且以预定的温度加热处理容器102的内部。设备100包括流路Fl和流路F2，通过流路Fl源气体可以直接供应进处理容器102， 通过流路F2源气体可以经由等离子体空间105供应进处理容器，等离子体空间105位于用CN 102543692 A
于将源气体基团化的RF电极106之间。DCS气体从流路Fl直接供应进处理容器102，而待基团化的NH3气体沿流路F2引入至等离子体空间105，并且随后引入进处理容器102。替代地，DCS气体也可以沿流路F2不施加任何RF功率地通过等离子体空间105供应进反应容器102。用于供应源气体的流路中的每一个提供有称为“气体喷射器”的微孔(未示出)， 以将源气体最终供应到每一级中的半导体晶片上。另外，处理容器的排气口 107连接到排气泵(未示出)，以便可以调节沉积空间的压力并且可以放出废气。通过重复循环直到获得期望的膜厚度，来执行根据ALD工艺的硅氮化物膜沉积， 其中该循环包括如下步骤首先将包含作为硅源的DCS的沉积气体供应进处理容器，使得硅源可以被吸收；吹扫未被吸收的DCS ；将包含由等离子体基团化的氨气的氮化气体供应进处理容器，使得已吸收的DCS可以被分解和被氮化；并且随后吹扫。当使用如上所述的分批式垂直炉时，调整每一个源气体的流量等等，以在高度方向上均勻供应。虽然作为硅源的DCS均勻的供应到炉内，但即使供应量相等，作为氮化气体的氨气在处理容器内的底部和顶部之间的基团化程度不同。这个问题由如下原因造成当使作为源气体的氨气与作为运载气体的氮气(N2)混合并引入进流路时，如图2A所示，尽管在反应容器内的底部和顶部之间的气体供应量是相等的，如图2B所示，对于通过位于RF电极 106之间的空间105的氨气来说，在炉内底部中的RF施加时间是缩短的，使得氨气没有被充分地基团化就被引入进反应空间。氨气的等离子体处理时间的减少导致N基团的产量减少。由于在底部的N基团减少，到达晶片的中央部分的N基团量减少，并且因此DCS不充分地被氮化。这导致晶片中央部分的氮化物膜厚度减小。具体地说，由于随着图案的表面面积变得更大，将消耗更大量的基团，并且因此晶片中央部分的膜厚度很容易减小(下文中， 称为“膜减薄现象”)，(由于负载效应)引起晶片表面中的膜厚度的均勻性下降的问题。此外，晶片的直径越大，越容易导致负载效应。为了解决这个问题，考虑不将晶片放置在底部的舟上而宁愿引起产率下降问题的技术。
发明内容
由于彻底研究用于在使用分批式垂直炉的等离子体辅助ALD工艺中防止由于负载效应导致在炉底部中晶片上的膜厚度均勻性下降的解决方案，发明人已经发现，通过在引入DCS气体和引入氨气之间改变运载气体的流量，可以抑制负载效应的影响。具体地，根据本发明的一个实施例，提供了一种用于通过使用分批式垂直炉的ALD 工艺形成氮化物膜的方法，其中分批式垂直炉包括舟，配置为允许半导体晶片以多级方式放置在反应容器中；等离子体空间，位于沿反应容器侧表面放置的RF电极之间；以及供应口，配置为将气体从等离子体空间大致均勻地供应到在反应容器内在每一级的半导体晶片上，其中所述方法通过重复循环直到获得期望的膜厚度来执行，该循环包括-将包含待被氮化的源的源气体以及第一运载气体供应到每一级中的半导体晶片上，使得该源被吸收在半导体晶片的表面上；-吹扫源气体未被吸收的部分；-从等离子体空间的底部到顶部引入氮化气体以及第二运载气体，从而生成基团，并且随后将含有生成的基团的气体供应到每ー级的半导体晶片上，以氮化吸收的源；并且-吹扫氮化气体；其中与氮化气体一同供应的第二运载气体的量少于与源气体一同供应的第一运载气体的量。具体地，在根据本发明的方法中，氨气可以用作氮化气体，氮气可以用作第二运载气体，并且在引入氮化气体期间，第二运载气体的量可以设定在氮化气体与第二运载气体的流量比为50 3或更低。根据本发明，在炉底部也可以获得足够的基团产量，并且因此提供了对于在晶片中央部分由于负载效应造成的膜减薄现象的改善。
从下面结合附图对特定优选实施例的描述中，本发明的上述特征和优点将更加显而易见，在附图中图1是示出了分批式垂直等离子体辅助ALD设备的示例的示意图；图2A和2B是示出了本发明要解决的问题的概念图；图3是示出了根据本发明实施例的待形成的氮化物膜的示例的示意性横截面视图；图4示出了根据运载气体流量，在中央部分和外围部分之间的膜厚度差；图5是示出了根据现有技术在晶片中央部分上的膜减薄现象的SEM摄影图像；图6是示出了根据本发明在晶片中央部分上的膜减薄现象得到改善的SEM摄影图像；以及图7示出了根据运载气体流量差，对于从最低级起的每ー级编号，在中央部分和外围部分之间厚度差。
具体实施例方式现在将參考说明性实施例在此描述本发明。本领域技术人员将认识到，使用本发明的教导可以完成许多替代实施例，并且本发明不限于用于解释目的而说明的实施例。在下面的实施例中，将解释一种用于在字线上形成氮化物膜的方法，该字线将成为以线状形成的栅极电扱，特别是用作DRAM的存储器単元中的有源器件的MOS晶体管的栅极电扱。如图3所示，在晶体管形成区域中，例如通过热氧化方法等等，将由硅氧化物膜制成的栅极绝缘膜(未示出)形成在半导体衬底的表面上。栅极电极1形成在栅极绝缘膜上，栅极电极1由包括例如多晶硅膜和金属膜的多层膜构成。可以使用掺杂多晶硅膜作为该多晶硅膜，该掺杂多晶硅膜通过CVD方法在沉积期间引入杂质形成。可以使用钨、钨硅化物(WSi)或其他难熔金属作为该金属膜。诸如硅氮化物膜的绝缘膜2形成在栅极电极1上，并且通过ALDエ艺形成作为侧壁膜的硅氮化物膜3以覆盖绝缘膜2。在这时，硅氮化物膜3设定为25nm的厚度。此外，在这个情况下，使用具有大致30cm(12英寸)直径的晶片。然而，对于20cm直径的晶片尺寸也可以获得相同的效果。
为了这个目的，使用如图1中所示的设备(25级舟)，并且重复ALD循环直到获得设定的25nm的厚度，该ALD循环包括下述步骤-以2slm(每分钟标准升)的流量引入DCS，并且以0.5slm的流量引入作为第一
运载气体的N2气体；-用N2气体吹扫沉积空间；-在吹扫之后，Wklm的流量引入氨气，并且以从0.Islm至O.klm改变的流量引
入作为第二运载气体的N2气体；并且-用N2气体吹扫沉积空间；沉积温度为550°C。DCS沿流路Fl引入进反应容器，并且氨气沿流路F2通过等离子体空间引入进反应容器。RF功率为100W。在图4中示出了对于较低的舟，在引入氨气期间运载气体的流量与负载效应(中央部分和外围部分之间的膜厚度差)之间的关系(从最低级起的第五级到第十级的平均值)。如图4所示，在第二运载气体的流量达到0.3slm之前，负载效应的影响很少出现， 但当流量高于该值时，负载效应的影响出现。因此可以发现，当氨气(NH3)和队气体的流量比为50 3或更少时，可以抑制负载效应。在图5和图6中，分别示出了当以0. klm和0. Islm的流量引入队气体时中央部分和外围部分的沉积形貌作为参考。在这些图中，以合并状态示出了对于在四个方向中的每一个上的外围部分以及中央部分通过扫描电子显微镜(SEM)的检测结果。显然，在图5 中发生了膜减薄现象(FTP)，而在图6中可以发现膜减薄现象的改善。此外，图7中示出了当以0. klm和0. Islm的流量引入作为第二运载气体的N2气体时，对于每一级的中央部分和外围部分之间的膜厚度差的比较。如图7所示，可以认识到，当队气体的流量是0. 5slm时，膜减薄效应从炉的顶部到底部逐渐增加，并且当流量是0. Islm时，在炉底部的膜减薄现象的改善得到证实。在 0. Islm流量的情况下，虽然未示出对于炉顶部的数据，观察到了没有任何差异的几乎恒定的过渡。同时，没有特别限定DCS和氨气的流量，但优选地是IOslm或更小。通常，氨气的流量优选地为DCS流量的两倍或更多倍，特别地为2. 5倍。优选地，在引入氨气期间引入的作为运载气体的队气体(作为第二运载气体)在其流量的绝对值上比在引入DCS期间引入的队气体(作为第一运载气体)更少。并不特别地限制沉积氮化物膜期间的温度，但通常可以从300至800°C的范围中选择。当在包含钨(W)的布线上形成氮化物膜时，由于可以防止对钨的氮化，温度优选地为550°C或更低。另外，温度优选地为500°C或更高，因为可以确保待形成的氮化物膜的质量，特别是可以确保作为保护膜或蚀刻阻挡膜的氮化物膜的蚀刻速率。活化等离子体时的高频电源的RF功率可以设定在50至300W的范围内，并且特别优选地为大致100W。在上述描述中，尽管形成了硅氮化物膜作为氮化物膜，应当理解的是本发明不限于这样的实施例，而是可以应用到通过等离子体辅助ALD工艺形成的其他氮化物膜，例如钛氮化物膜。
权利要求
1.一种用于通过使用分批式垂直炉的ALD工艺形成氮化物膜的方法，其中所述分批式垂直炉包括舟，所述舟被配置为允许半导体晶片以多级的方式放置在反应容器内；等离子体空间，所述等离子体空间位于沿所述反应容器的侧表面放置的RF电极之间；以及供应口，所述供应口被配置为将气体从所述等离子体空间大致均勻地供应到所述反应容器内的每一级中的所述半导体晶片上，其中通过重复循环直到获得期望的膜厚度来执行所述方法，所述循环包括-将包含待被氮化的源的源气体以及第一运载气体供应到每一级中的所述半导体晶片上，使得所述源被吸收到所述半导体晶片的表面上；-吹扫所述源气体的未被吸收的部分；-从所述等离子体空间的底部到顶部引入氮化气体以及第二运载气体，从而生成基团，并且随后将包含生成的基团的气体供应到每一级中的所述半导体晶片上，以氮化所述吸收的源；并且-吹扫所述氮化气体；其中与所述氮化气体一起供应的所述第二运载气体的量少于与所述源气体一起供应的所述第一运载气体的量。
2.根据权利要求1所述的方法，其中氨气用作所述氮化气体，氮气用作所述第二运载气体，并且在引入所述氮化气体期间，所述第二运载气体的量被设定在所述氮化气体与所述第二运载气体的流量比为50 3或更低。
3.根据权利要求1所述的方法，其中所述氮化物膜是硅氮化物膜。
4.根据权利要求2所述的方法，其中所述氮化物膜是硅氮化物膜。
5.根据权利要求3所述的方法，其中所述待被氮化的源是二氯甲硅烷。
6.根据权利要求4所述的方法，其中所述待被氮化的源是二氯甲硅烷。
7.根据权利要求1所述的方法，其中所述硅氮化物膜形成在包含钨的布线图案上，所述包含钨的布线图案形成在所述半导体晶片上。
8.根据权利要求2所述的方法，其中所述硅氮化物膜形成在包含钨的布线图案上，所述包含钨的布线图案形成在所述半导体晶片上。
9.根据权利要求3所述的方法，其中所述硅氮化物膜形成在包含钨的布线图案上，所述包含钨的布线图案形成在所述半导体晶片上。
10.根据权利要求4所述的方法，其中所述硅氮化物膜形成在包含钨的布线图案上，所述包含钨的布线图案形成在所述半导体晶片上。
11.根据权利要求5所述的方法，其中所述硅氮化物膜形成在包含钨的布线图案上，所述包含钨的布线图案形成在所述半导体晶片上。
12.根据权利要求6所述的方法，其中所述硅氮化物膜形成在包含钨的布线图案上，所述包含钨的布线图案形成在所述半导体晶片上。
13.根据权利要求7所述的方法，其中在500至550°C的温度范围内形成所述氮化物膜。
14.根据权利要求8所述的方法，其中在500至550°C的温度范围内形成所述氮化物膜。
15.根据权利要求9所述的方法，其中在500至550°C的温度范围内形成所述氮化物膜。
16.根据权利要求10所述的方法，其中在500至550°C的温度范围内形成所述氮化物膜。
17.根据权利要求11所述的方法，其中在500至550°C的温度范围内形成所述氮化物膜。
18.根据权利要求12所述的方法，其中在500至550°C的温度范围内形成所述氮化物膜。
全文摘要
公开了一种用于形成氮化物膜的方法。其中公开了使用垂直炉的等离子体辅助ALD方法，并且通过重复循环直到获得期望的膜厚度来执行该方法。该循环包括引入包含待被氮化的源的源气体、吸收、吹扫、引入氮化气体并且氮化该源，并且随后吹扫。相对于引入源气体期间的第一运载气体的流量，减少引入氮化气体期间的第二运载气体的流量。特别地，作为氮化气体的NH3气体与作为第二运载气体的N2气体的流量比为50∶3或更低。
文档编号H01L21/768GK102543692SQ201110446839
公开日2012年7月4日 申请日期2011年12月28日 优先权日2010年12月28日
发明者山本和弥, 松永正信, 梅泽好太, 藤井干 申请人:东京毅力科创株式会社, 尔必达存储器株式会社