专利名称：用于沉积的fet沟道的自对准到栅极的外延源极/漏极接触的制作方法
技术领域：
本发明的诸方面 涉及用于基于碳纳米碳管的场效晶体管(CNTFET)的自对准到栅极的外延源极/漏极接触。
背景技术：
基于纳米碳管(CNT)的开关器件由于CNT的薄主体造成的高载子迁移率及良好短沟道效应而具有极大的潜力。例如，CNTFET已被提出作为密集逻辑应用的潜在后硅互补金属氧化物半导体(CMOS)解决方案。为了能够实现此潜力，必须使用以密集栅距(pitch)构建CNTFET的方法。理想CNTFET的高迁移率能够使宽度缩放(scaling)，以及理想CNTFET的良好短沟道效应能够使栅极长度缩放。然而，基于CNTFET的技术所必须克服的许多额外挑战之一是，与目前为传统娃CMOS技术所支持的高布局密度的兼容性。尤其，为了高布局密度布局，必须精确定位到围绕每个CNT建立的开关器件的源极/漏极极和栅极接触。栅极栅距缩放需要使用其中源极/漏极极自对准到栅极的可制造器件结构。此种自对准可消除由源极/漏极极与栅极的未对准(misalignment)所引起的寄生电阻和电容变化性，且其亦可消除必须包括用于布局中未对准的余量的面积处罚。在硅CMOS中，通过使用栅极遮蔽限定注入的结分布及利用自对准娃化(silicide)工艺,可实现此精确定位。对于CNTFET，这些方法通常不可行。已使用定向蒸发、化学掺杂及静电掺杂展示具有自对准到栅极的源极/漏极接触的CNTFET(SA CNTFET)。然而，在每个工艺中，还存在问题。例如，定向蒸发的工艺窗口对于可制造性过窄，CNT源极/漏极接触的化学掺杂仍属研究中的活跃领域但其成果仍无法再现且又不一致，虽然静电掺杂相对良好地运作，但因静电掺杂所需的背栅极需要额外布局面积并引起较大寄生电容而不理想。
发明内容
根据本发明的方面，提供一种形成自对准器件的方法，包括将纳米碳管(CNT)沉积到晶体介电衬底上；隔离所述晶体介电衬底的包围所述CNT的位置的部分；在维持所述CNT的结构完整性的同时，在所述CNT上形成栅极电介质和栅极电极栅极叠层；以及形成外延源极和漏极区，所述外延源极和漏极区与在所述晶体介电衬底上的所述CNT的从所述栅极电介质和栅极电极栅极叠层暴露的部分接触。根据本发明的另一方面，提供一种形成自对准外延源极/漏极接触的方法，包括在晶体介电底层上沉积纳米碳管(CNT);通过硬掩模掩蔽出(mask off)场区；在所述CNT顶部上构图具有硬掩模的栅极叠层；用间隔物包封所述栅极叠层；以及邻近所述间隔物外延生长源极/漏极区以提供自对准源极/漏极。根据本发明的方面，提供一种自对准器件，包括多个纳米碳管(CNT)，其设置在晶体介电衬底上；场掩模，其设置在所述晶体介电衬底上作为所述CNT的矩形平面围蔽；多个绝缘栅极叠层，其形成在结构完整性被维持的所述CNT上；以及外延源极/漏极区，其设置为与所述CNT的由所述绝缘栅极叠层所暴露的部分接触。
在说明书结论处的权利要求中特别指出并明确要求保护视为本发明的主旨。在结合附图的下列详细描述中，显示本发明的上述及其它方面、特征以及优点，其中图I示例具有晶体介电层和沉积的纳米碳管的硅衬底；图2示例围绕纳米碳管形成的场掩模；图3示例构图于纳米碳管上的栅极叠层；图4示例围绕栅极叠层形成的绝缘体；图5示例源极/漏极区处的外延生长；以及图6显示与外延源极/漏极材料接触的纳米碳管的视图。
具体实施例方式本文公开的自对准外延源极/漏极接触工艺提供从沉积的纳米结构(诸如纳米碳管或半导电纳米线)建立自对准器件的方案。假设纳米结构已经沉积在绝缘晶体底层(诸如氧化镧乾(LaYO))上。由硬掩模掩蔽出(mask off)场区,在纳米结构顶部构图具有硬掩模的栅极叠层，以及接着用间隔物包封栅极叠层。非绝缘材料(诸如硅)接着外延生长在源极/漏极区中以提供自对准的源极/漏极。参考图1，提供硅衬底10，且其具有在其上布置晶体介电层20的顶表面。晶体电介质20可包括LaYO或其上可播种硅外延的晶种并可外延生长硅的某种其它相似的晶体电介质。此处，特别使用LaYO作为晶体电介质20以使硅外延生长，因为已发现硅外延的晶体结构基本上相似于LaYO的晶体结构，其相似程度致使即使没有硅或硅锗子结构，也能进行硅外延生长。多个纳米结构，诸如纳米碳管(CNT) 30或纳米线，被沉积在晶体电介质20的表面21诸如顶表面上。CNT 30基本上互相对准并基本上互相平行地沉积，但这并非必要。CNT30沉积可根据各种已知方法完成，且因此省略其说明。现在参考图2，为了隔离晶体电介质20的包围CNT 30的位置的部分，将包括二氧化硅(SiO2)或某种其它相似材料的场掩模40设置在晶体电介质20上作为CNT 30的基本上矩形平面围蔽(enclosure)。以此方式，场掩模可包括形成围绕CNT 30的周边的边缘41。当然，应明白，可以各种形状和尺寸形成场掩模40，只要CNT 30视需要针对特定应用而被隔离，以及图2所示矩形形状仅为示例。作为使用场掩模40的替代，亦可通过蚀刻围绕CNT 30的晶体电介质20以形成沟槽，隔离晶体电介质20的包围CNT 30的位置的部分。接着使沟槽和/或衬底10的暴露表
面氧化。参考图3及图4，将栅极电介质和栅极电极栅极叠层50构图到CNT30、晶体电介质20和场掩模40上。栅极叠层50基本上互相平行并基本上垂直于CNT 30的取向，但这并非必要。栅极叠层50可以各种配置由各种材料形成，各种配置诸如栅极电介质层51 (如，氧化铪(HfO2))、栅极叠层材料层52 (如，氮化钛(TiN)，或钨(W))以及栅极掩模材料次级层53(如，氮化硅(SiN)) ο在不会损坏CNT 30的结构完整性的情况下完成构图。例如，栅极电介质51可利用原子层沉积(ALD)加以沉积，尤其可利用预期不会损坏CNT30的旋涂沉积加以沉积。栅极叠层50由栅极掩模材料次级层53进行绝缘。接着使用光刻限定栅极，以及使用例如计时为终止在紧密邻近CNT 30处的反应离子蚀刻(RIE)构图栅极。一些栅极电介质51可留下以保护CNT。接着使用间隔物材料的保形沉积及其后经执行以免损坏CNT 30的各向异性蚀刻工艺，沿着栅极侧壁形成间隔物60。也就是说，间隔物60的各向异性蚀刻在一暴露剩余的栅极电介质51后即在端点处停止，或计时以恰好在蚀刻剂(即，基于等离子体的蚀刻剂)将到达CNT 30的时间之前终止。无论是哪一种情况，一旦蚀刻工艺停止，接着即进行从源极/漏极区70基本上完全去除所有间隔物60与栅极电介质51材料的各向同性湿式蚀刻。如图4所示，此工艺的结果是间隔物60、或间隔物60与栅极电介质51将在轴向及圆周方向上接触并基本上围绕CNT 30，致使源极/漏极区70 (说明如下)可与栅极叠层50 隔离。尤其，间隔物60、或间隔物60与栅极电介质51沿着横跨间隔物60厚度的接触表面及CNT 30的几乎整个曲面(B卩，几乎360°围绕CNT 30)接触CNT 30，且不会使CNT 30脱离与晶体电介质20的接触。参考图5及图6，在形成绝缘栅极叠层50及间隔物60后，外延生长源极和漏极区70以与由绝缘栅极叠层50所暴露的CNT 30的部分接触。如图6所示，在外延源极/漏极区70与CNT 30之间的接触围绕CNT 30几乎整个圆周延伸，结果形成可靠的接触表面80。因此，如上述，源极/漏极区70沿着横跨源极和漏极区70厚度的接触表面及CNT 30几乎整个曲面(即，同样地，几乎360°围绕CNT 30)接触CNT 30，且不会使CNT 30脱离与晶体电介质20的接触。如上述，晶体电介质20的存在可促进源极/漏极区70的外延生长，晶体电介质20由于其晶体结构与外延硅的晶体结构相似而可播下晶种且之后允许外延生长硅。所产生的外延源极/漏极区70为自对准，因为采用了单一步骤光刻来限定两个绝缘栅极区。可根据各种已知方法完成外延生长源极/漏极区70的工艺，且在稍后完成全部或局部硅化。例如，可通过使用原位掺杂硅外延，添加掺杂硼或磷的硅到暴露的CNT 30，形成源极/漏极区70。或者，源极/漏极区70可未掺杂地生长及稍后用离子物种(species)(诸如硼⑶、砷(As)或磷(P))注入，接着进行快速热退火以活化注入的掺杂物。可使用在微电子领域中公知的自对准硅化工艺，将外延源极/漏极区转化成金属硅化物。虽然本发明已参考示例实施例进行说明，但本领域技术人员应明白，在不脱离本发明的范围的情况下，可进行各种改变，并可以等价物取代其中组件。此外，在不脱离本发明的基本范围的情况下，可对本发明的教导进行许多修改以适应特别情况或材料。因此，预计本发明并不受限于公开为执行本发明所设想的最佳模式的特定示例实施例；而是预计本发明将包括所有落在随附权利要求内的实施例。
权利要求
1.一种形成自对准器件的方法，包括 将纳米碳管(CNT)沉积到晶体介电衬底上； 隔离所述晶体介电衬底的包围所述CNT的位置的部分； 在维持所述CNT的结构完整性的同时，在所述CNT上形成栅极电介质和栅极电极栅极叠层；以及 形成外延源极和漏极区，所述外延源极和漏极区与在所述晶体介电衬底上的所述CNT的从所述栅极电介质和栅极电极栅极叠层暴露的部分接触。
2.根据权利要求I所述的方法，其中所述CNT沉积包括平行地沉积所述CNT。
3.根据权利要求I所述的方法，其中所述隔离包括形成场掩模作为所述晶体介电衬底的所述部分的围蔽。
4.根据权利要求I所述的方法，其中形成所述栅极电介质和栅极电极栅极叠层包括平行地并相对于所述CNT垂直地形成绝缘栅极叠层。
5.根据权利要求I所述的方法，其中形成所述栅极电介质和栅极电极栅极叠层包括计时的反应离子蚀刻(RIE)。
6.根据权利要求I所述的方法，其中形成所述栅极电介质和栅极电极栅极叠层包括计时的各向异性蚀刻及其后的湿式各向同性蚀刻。
7.根据权利要求I所述的方法，其中形成所述外延源极和漏极区包括未掺杂外延生长。
8.根据权利要求I所述的方法，其中形成所述外延源极和漏极区包括原位掺杂外延生长。
9.根据权利要求I所述的方法，其中形成所述外延源极和漏极区包括退火。
10.根据权利要求I所述的方法，其中 所述隔离包括通过硬掩模掩蔽出场区域； 形成栅极叠层包括在所述CNT顶上构图具有硬掩模的栅极叠层以及用间隔物包封所述栅极叠层；以及 形成源极和漏极区包括邻近所述间隔物外延生长源极/漏极区以提供自对准源极/漏极。
11.根据权利要求10所述的方法，其中掩蔽包括形成所述晶体介电底层的其中沉积所述CNT的部分的围蔽。
12.根据权利要求10所述的方法，其中所述构图包括平行地并相对于所述CNT垂直地构图多个栅极叠层。
13.根据权利要求10所述的方法，其中所述构图包括所述栅极叠层的计时反应离子蚀刻(RIE)。
14.根据权利要求10所述的方法，其中所述包封包括所述间隔物的计时各向异性蚀刻及其后的所述间隔物的湿式各向同性蚀刻。
15.根据权利要求10所述的方法，其中所述外延生长包括未掺杂外延生长。
16.根据权利要求10所述的方法，其中所述外延生长包括原位掺杂外延生长。
17.根据权利要求10所述的方法，还包括所述源极/漏极区的退火。
18.—种自对准器件，包括多个纳米碳管(CNT)，其设置在晶体介电衬底上； 场掩模，其设置在所述晶体介电衬底上作为所述CNT的矩形平面围蔽； 多个绝缘栅极叠层，其形成在结构完整性被维持的所述CNT上；以及 外延源极和漏极区，其设置为与所述CNT的由所述绝缘栅极叠层所暴露的部分接触。
19.根据权利要求18所述的自对准器件，其中所述CNT基本上互相平行地设置，以及所述栅极叠层基本上相对于所述CNT垂直地设置。
20.根据权利要求18所述的自对准器件，其中所述晶体介电衬底包括氧化镧钇(LaYO)。
21.根据权利要求18所述的自对准器件，其中所述场掩模包括二氧化硅(SiO2)。
22.根据权利要求18所述的自对准器件，其中所述栅极叠层包括栅极电介质、栅极叠层材料以及绝缘材料。
23.根据权利要求22所述的自对准器件，其中所述栅极电介质包括二氧化铪(HfO2),所述栅极叠层材料包括氮化钛(TiN)或鹤(W),以及所述绝缘材料包括氮化娃(SiN)。
全文摘要
本发明公开一种形成自对准器件的方法，包括将纳米碳管(CNT)沉积到晶体介电衬底上；隔离所述晶体介电衬底的包围所述CNT的位置的部分；在维持所述CNT的结构完整性的同时，在所述CNT上形成栅极电介质和栅极电极栅极叠层；以及形成外延源极和漏极区，所述外延源极和漏极区与在所述晶体介电衬底上的所述CNT的从所述栅极电介质和栅极电极栅极叠层暴露的部分接触。
文档编号H01L51/05GK102906893SQ201180025494
公开日2013年1月30日 申请日期2011年5月10日 优先权日2010年6月17日
发明者J·常, P·常, V·纳拉亚南, J·斯莱特 申请人:国际商业机器公司