具有无损坏选择栅极的分离栅闪存结构及其制造方法
【技术领域】
[0001]本发明涉及具有无损坏选择栅极的分离栅闪存结构及其制造方法。
【背景技术】
[0002]闪存是一种可电擦除和重新编程的电非易失性计算机存储介质。它广泛用在各种商业和军用电子器件和装备中。为了存储信息，闪存包括可寻址的存储单元阵列，通常由浮置栅极晶体管制成。闪存单元的常见类型包括叠栅存储单元和分栅存储单元。相比于叠栅存储单元，分栅存储单元具有若干优势，诸如较低的功耗、较高的注入效率、对短沟道效应较低的敏感性和较高的擦除免疫力。
【发明内容】
[0003]为了解决现有技术中的问题，本发明提供了一种集成电路(1C)，包括:分离栅闪存单元，所述IC包括:半导体衬底，包括第一源极/漏极区和第二源极/漏极区；选择栅极，布置在所述半导体衬底上方，并且具有邻近所述第二源极/漏极区的外侧壁和邻近所述第一源极/漏极区的内侧壁；存储栅极，布置在所述第一源极/漏极区和所述选择栅极的内侧壁之间的半导体衬底上方，并且所述存储栅极的外侧壁邻近所述第一源极/漏极区且所述存储栅极的内侧壁邻近所述选择栅极的内侧壁；电荷捕获电介质，布置在所述存储栅极和所述选择栅极的内侧壁之间，并且布置在所述存储栅极下方；外围侧壁结构，布置在所述存储栅极的外侧壁和所述第一源极/漏极区之间的半导体衬底上方；以及中心侧壁结构，布置在所述选择栅极的外侧壁和所述第二源极/漏极区之间的半导体衬底上方，其中，布置在所述半导体衬底之上的所述中心侧壁结构的底面远高于所述外围侧壁结构的底面。
[0004]在上述IC中，还包括:中心侧壁电介质,布置在所述中心侧壁结构和所述半导体衬底之间；以及外围侧壁电介质，布置在所述外围侧壁结构和所述半导体衬底之间，其中，所述位于所述中心侧壁结构和所述半导体衬底之间的所述中心侧壁电介质的电介质厚度大于位于所述外围侧壁结构和所述半导体衬底之间的所述外围侧壁电介质的电介质厚度。
[0005]在上述IC中，还包括:中心侧壁电介质,布置在所述中心侧壁结构和所述半导体衬底之间；以及外围侧壁电介质，布置在所述外围侧壁结构和所述半导体衬底之间，其中，所述位于所述中心侧壁结构和所述半导体衬底之间的所述中心侧壁电介质的电介质厚度大于位于所述外围侧壁结构和所述半导体衬底之间的所述外围侧壁电介质的电介质厚度；其中，所述中心侧壁电介质进一步布置在所述选择栅极和所述中心侧壁结构的相邻侧壁之间。
[0006]在上述IC中，还包括:中心侧壁电介质,布置在所述中心侧壁结构和所述半导体衬底之间；以及外围侧壁电介质，布置在所述外围侧壁结构和所述半导体衬底之间，其中，所述位于所述中心侧壁结构和所述半导体衬底之间的所述中心侧壁电介质的电介质厚度大于位于所述外围侧壁结构和所述半导体衬底之间的所述外围侧壁电介质的电介质厚度；其中，所述外围侧壁电介质是本征氧化物。
[0007]在上述IC中，其中，所述外围侧壁结构与所述电荷捕获电介质的侧壁邻接。
[0008]在上述IC中，其中，所述外围侧壁结构与所述半导体衬底的顶面邻接。
[0009]在上述IC中，进一步包括:侧部密封件，形成在所述电荷捕获电介质上方并且与所述存储栅极和所述外围侧壁结构横向邻接。
[0010]在上述IC中，其中，所述半导体衬底进一步包括第三源极/漏极区，所述第三源极/漏极区布置在所述第二源极/漏极区相对于所述第一源极/漏极区的相对侧上，并且其中，所述IC进一步包括:第二选择栅极，布置在所述半导体衬底上方，并且具有邻近所述第二源极/漏极区的外侧壁和邻近所述第三源极/漏极区的内侧壁；第二存储栅极，布置在所述第三源极/漏极区和所述第二选择栅极的内侧壁之间的半导体衬底上方，并且所述第二存储栅极的外侧壁邻近所述第三源极/漏极区且所述第二存储栅极的内侧壁邻近所述第二选择栅极的内侧壁；第二电荷捕获电介质，布置在所述第二存储栅极和所述第二选择栅极的内侧壁之间，并且布置在所述第二存储栅极下方；第二外围侧壁结构，布置在所述第二存储栅极的外侧壁和所述第三源极/漏极区之间的半导体衬底上方；以及第二中心侧壁结构，布置在所述第二选择栅极的外侧壁和所述第二源极/漏极区之间的半导体衬底上方，其中，布置在所述半导体衬底之上的所述第二中心侧壁结构的底面远高于所述第二外围侧壁结构的底面。
[0011]根据本发明的另一个方面，提供了一种制造一对分离栅闪存单元的半导体结构的方法，所述方法包括:在半导体衬底上形成间隔开的一对选择栅极；形成填充所述选择栅极之间的中心区的牺牲间隔件；沿着所述选择栅极的侧壁并且在所述牺牲间隔件和所述选择栅极的顶面上方共形地形成电荷捕获介电层；以及在所述电荷捕获介电层上方和横向邻接所述电荷捕获介电层的位置处形成对应于所述一对选择栅极的一对存储栅极。
[0012]在上述方法中，进一步包括:形成所述电荷捕获介电层以在所述选择栅极之间的所述中心区上方线性延伸。
[0013]在上述方法中，进一步包括:去除所述电荷捕获介电层在所述选择栅极和所述牺牲间隔件的顶面上方形成的部分，而保留所述电荷捕获介电层的布置在所述选择栅极和所述存储栅极的相邻侧壁之间的部分以及布置在所述半导体衬底和所述存储栅极之间的部分；以及在去除所述电荷捕获介电层的部分的操作之后，去除所述牺牲间隔件。
[0014]在上述方法中，进一步包括:形成共形地作为所述中心区的内衬的衬垫；以及在所述衬垫上方形成所述牺牲间隔件，并且所述牺牲间隔件填充所述中心区。
[0015]在上述方法中，进一步包括:形成共形地作为所述中心区的内衬的衬垫；以及在所述衬垫上方形成所述牺牲间隔件，并且所述牺牲间隔件填充所述中心区；进一步包括:由介电材料形成所述衬垫；以及由导电材料形成所述牺牲间隔件。
[0016]在上述方法中，进一步包括:形成共形地作为所述中心区的内衬的衬垫；以及在所述衬垫上方形成所述牺牲间隔件，并且所述牺牲间隔件填充所述中心区；进一步包括:形成具有与所述选择栅极的顶面大约共平面的顶面的所述衬垫和所述牺牲间隔件。
[0017]在上述方法中，进一步包括:形成共形地作为所述中心区的内衬的衬垫；以及在所述衬垫上方形成所述牺牲间隔件，并且所述牺牲间隔件填充所述中心区；进一步包括:在形成所述电荷捕获介电层之后，从所述中心区去除所述牺牲间隔件；在所述中心区中的所述衬垫上方和横向邻接所述衬垫的位置处形成对应于所述一对选择栅极的一对间隔开的中心侧壁结构；以及在所述中心区外侧的所述半导体衬底上方和横向邻接所述半导体衬底的位置处形成对应于所述一对存储栅极的一对外围侧壁结构。
[0018]在上述方法中，进一步包括:形成共形地作为所述中心区的内衬的衬垫；以及在所述衬垫上方形成所述牺牲间隔件，并且所述牺牲间隔件填充所述中心区；进一步包括:在形成所述电荷捕获介电层之后，从所述中心区去除所述牺牲间隔件；在所述中心区中的所述衬垫上方和横向邻接所述衬垫的位置处形成对应于所述一对选择栅极的一对间隔开的中心侧壁结构；以及在所述中心区外侧的所述半导体衬底上方和横向邻接所述半导体衬底的位置处形成对应于所述一对存储栅极的一对外围侧壁结构；进一步包括:在具有比第二介电区域更大厚度的第一介电区域上方形成所述中心侧壁结构，其中，在所述第二介电区域上方形成有所述外围侧壁结构，所述第一介电区域和所述第二介电区域分别从大约与所述半导体衬底的顶面平齐处延伸至大约与所述中心侧壁结构和所述外围侧壁结构的底面平齐处。
[0019]在上述方法中，进一步包括:形成共形地作为所述中心区的内衬的衬垫；以及在所述衬垫上方形成所述牺牲间隔件，并且所述牺牲间隔件填充所述中心区；进一步包括:在形成所述电荷捕获介电层之后，从所述中心区去除所述牺牲间隔件；在所述中心区中的所述衬垫上方和横向邻接所述衬垫的位置处形成对应于所述一对选择栅极的一对间隔开的中心侧壁结构；以及在所述中心区外侧的所述半导体衬底上方和横向邻接所述半导体衬底的位置处形成对应于所述一对存储栅极的一对外围侧壁结构；进一步包括:形成与所述半导体衬底的顶面邻接的所述外围侧壁结构。
[0020]在上述方法中，进一步包括:形成共形地作为所述中心区的内衬的衬垫；以及在所述衬垫上方形成所述牺牲间隔件，并且所述牺牲间隔件填充所述中心区；进一步包括:在形成所述电荷捕获介电层之后，从所述中心区去除所述牺牲间隔件；在所述中心区中的所述衬垫上方和横向邻接所述衬垫的位置处形成对应于所述一对选择栅极的一对间隔开的中心侧壁结构；以及在所述中心区外侧的所述半导体衬底上方和横向邻接所述半导体衬底的位置处形成对应于所述一对存储栅极的一对外围侧壁结构；进一步包括:在所述电荷捕获介电层上方和横向邻接相对应的存储栅极和相对应的外围侧壁结构的位置处形成对应于存储栅极的一对侧壁密封件。
[0021]根据本发明的又一个方面，提供了一种集成电路(IC)，包括一对分离栅闪存单元，所述IC包括:半导体衬底，包括布置在共同的源极/漏极区的相对两侧上的第一独立源极/漏极区和第二独立源极/漏极区；第一选择栅极和第二选择栅极，布置在所述第一独立源极/漏极区和所述第二独立源极/漏极区之间的半导体衬底上方并且布置在所述共同的源极/漏极区的相对两侧上；第一存储栅极和第二存储栅极，布置在所述半导体衬底上方并且分别布置在所述第一独立源极/漏极区和所述第二独立源极/漏极区与所述第一选择栅极和所述第二选择栅极之间；第一外围侧壁结构和第二外围侧壁结构，分别布