高k金属栅极p-型mosfet的低阈值电压和反转氧化物厚度按比例缩小的制作方法
【专利摘要】一种结构具有半导体衬底（8）以及置于所述衬底（8）上的nFET和pFET。所述pFET具有形成在半导体衬底（8）的表面上或内的半导体SiGe沟道区、以及具有覆盖在所述沟道区上的氧化物层（20）和覆盖在所述氧化物层（20）上的高k电介质层（30）的栅极电介质。栅极电极覆盖栅极电介质并且具有邻接所述高k层的下金属层（40）、邻接所述下金属层（40）的清除金属层（50）以及邻接所述清除金属层（50）的上金属层（60）。
【专利说明】高K金属栅极P-型MOSFET的低阈值电压和反转氧化物厚度按比例缩小
【技术领域】
[0001]本发明总体上涉及半导体器件，并且具体涉及包含在pMOSFET中的高k栅极电介质上的电极中的金属栅极叠层以及制造pMOSFET的方法。
【背景技术】
[0002]栅极电介质的按比例缩小(scaling)是改进高级场效应晶体管的性能的挑战。在采用基于氧化硅的栅极电介质的场效应晶体管(FET)中，穿过栅极电介质的漏电流随着栅极电解质厚度的减小指数增加。在氧化硅栅极电介质的厚度为1.1nm或以下时，这种器件通常变得泄漏太严重而不能提供高性能。
[0003]高k栅极电介质提供了一种技术来按比例缩小栅极电介质的厚度而不过多增加栅极泄漏电流。然而，高k栅极电介质材料有等效氧化物厚度(EOT)变化倾向，因为高k栅极电介质材料与穿过栅极电极或栅极间隔物扩散的氧反应。高温处理步骤期间硅衬底和高k栅极电介质之间的氧化硅界面层的再生长是成功的等效氧化物厚度按比例缩小的主要障碍。具体地，已知高k栅极电介质和金属栅极的典型叠层易受在氧气环境中在各种温度下的退火的影响。氧气环境下的这种退火导致氧化硅界面层的再生长和/或场效应晶体管的阈值电压的不稳定。
[0004]此外，对于高k/金属栅极叠层，反转氧化物厚度(inversion oxide thickness)Tinv和pFET阈值电压(Vt)显示出折衷关系。这方面可以参考例如M.Chudzik等的“High-Performance High-k/Metal Gates for45nm CMOS and Beyond with Gate-FirstProcessing” (VLSI symposium2007, p.194-195)。
【发明内容】
[0005]本发明的实施例的一个方面包括:包括半导体材料的半导体衬底；p-型场效应晶体管(pFET)，所述P-型场效应晶体管(pFET)布置在所述半导体衬底上并且包括由形成在所述半导体衬底的表面上或内的SiGe构成的半导体沟道区；栅极电介质，其包括覆盖在所述由SiGe构成的半导体沟道区上的氧化物层和覆盖在所述氧化物层上的高介电常数(高k)电介质层；以及栅极电极，其覆盖所述高k电介质层并且包括邻接所述高k电介质层的下金属层、邻接所述下金属层的清除金属层以及邻接所述清除金属层的上金属层。所述清除金属层包括金属(M)，对于该金属(M)，化学反应的吉布斯自由能变化是正的，在所述化学反应中，硅原子与包括该清除金属和氧的金属氧化物材料相结合以形成元素形式的清除金属和二氧化硅。所述结构还包括η-型场效应晶体管(nFET)，所述η-型场效应晶体管(nFET)也布置在所述半导体衬底上并且包括由Si构成的半导体沟道区，其中所述nFET的栅极电极也包括清除金属层。
[0006]根据本发明的实施例的另一方面，提供了一种形成半导体结构的方法。所述方法包括:提供包括半导体材料的半导体衬底；形成P-型场效应晶体管(PFET)，所述P-型场效应晶体管(pFET)布置在所述半导体衬底上并且包括由形成在所述半导体衬底的表面上或内的SiGe构成的半导体沟道区；形成栅极电介质，其包括覆盖在所述由SiGe构成的半导体沟道区上的氧化物层和覆盖在所述氧化物层上的高介电常数(高k)电介质层；以及形成栅极电极，其覆盖所述高k电介质层并且包括邻接所述高k电介质层的下金属层、邻接所述下金属层的清除金属层以及邻接所述清除金属层的上金属层。所述清除金属层包括金属(M)，对于该金属(M)，化学反应的吉布斯自由能变化是正的，在所述化学反应中，硅原子与包括清除金属和氧的金属氧化物材料相结合以形成元素形式的清除金属和二氧化硅。所述方法还包括形成η-型场效应晶体管(nFET)，所述η-型场效应晶体管(nFET)布置在所述半导体衬底上并且包括由Si构成的半导体沟道区，其中所述nFET的栅极电极也包括清除金属层。
[0007]根据本发明的实施例的又一方面，提供了一种结构，该结构包括衬底、布置在所述衬底上的η型场效应晶体管(nFET)和布置在所述衬底上的P型场效应晶体管(pFET)。所述nFET包括:Si沟道区；具有覆盖在所述沟道区上的氧化物层、覆盖在所述氧化物层上的高k电介质层的栅极电介质；以及覆盖在所述栅极电介质上的栅极电极。所述栅极电极包括邻接所述高k层的下金属层、邻接所述下金属层的清除金属层以及邻接所述清除金属层的上金属层。所述清除金属层从Si沟道区和所述氧化物层之间的界面清除氧。所述pFET包括=SiGe沟道区；具有覆盖在所述沟道区上的氧化物层、覆盖在所述氧化物层上的高k电介质层的栅极电介质；以及覆盖在所述栅极电介质上的栅极电极。所述栅极电极包括邻接所述高k层的下金属层、邻接所述下金属层的清除金属层以及邻接所述清除金属层的上金属层。所述清除金属层从SiGe沟道区和所述氧化物层之间的界面清除氧。
【专利附图】
【附图说明】
[0008]图1是在形成了高k电介质层、下金属层、清除剂(scavenger)金属层、上金属层和多晶半导体层之后的第一示例性半导体结构的垂直横截面视图。
[0009]图2是在构图栅极电介质和栅极电极之后的所述第一示例性半导体结构的垂直横截面视图。
[0010]图3是在形成栅极间隔物以及源和漏延伸区之后的所述第一示例性半导体结构的垂直横截面视图。
[0011]图4是在形成硅化物区域、电介质材料层和接触过孔之后的所述示例性半导体结构的垂直横截面视图。
[0012]图5是示出在各种金属的氧化过程中吉布斯(Gibbs)自由能的变化量的曲线图。
[0013]图6是示出对于四种类型的金属栅极电极、电容作为栅极电压的函数的曲线图。
[0014]统称为图7的图7A和7B分别是与图2类似的在构图栅极电介质和栅极电极之后的半导体结构的垂直横截面视图，并且示出了 η-型FET (nFET,左)和p-型FET (pFET，右)，其中pFET要形成在由SiGe构成的外延形成的岛上(图7A)或者在Si衬底内的Ge注入或扩散区上(图7B)。
[0015]图8和9的曲线图分别示出了暴露的高k电介质上的累计CV和XPS，并且示出了在SiGe和上覆的电介质之间的SiGe界面区域处的氧清除效应。
[0016]统称为图10的图1OA和IOB是描绘了具有Si沟道的nFET以及具有SiGe沟道的PFET的CMOS特性的曲线图，并且示出了在仅少量改变nFET Vt的同时针对pFET获得的Tinv 按比例缩小和Vt降低。
【具体实施方式】
[0017]SiGe沟道对于降低pFET Vt是有效的，但是伴随着Tinv的增加，导致nFET和pFET之间的ATinv。这方面可以参考例如 H.Rusty Harris 等的“Band-Engineering Low PMOSVt with High-k/Metal Gates Featured in a Dual Channel CMOS Integration Scheme，，(VLSI symposium2007, p.154-155)。
[0018]对于Si沟道，金属感生界面层清除对于Tinv按比例缩小是有效的，然而对Vt的影响基本可以忽略。
[0019]本发明的示例性是实施例提供了一种技术，该技术对于pFET同时实现了 Tinv按比例缩小和Vt降低，同时对于nFET按比例缩小Tinv并且保持Vt。
[0020]本发明的实施例的方面在具有Si沟道的nFET区域上并且也在具有SiGe沟道的pFET区域上沉积掺杂了金属的TiN电极。本发明的另一方面在高k栅极电介质上沉积富Ti的TiN/M/TiN电极，其中M:化学反应的吉布斯自由能变化是正的金属(M)，在所述化学反应中，硅原子与包括清除金属和氧的金属氧化物材料相结合以形成元素形式的清除金属和二氧化硅。在这些实施例中，nFET有源区包含Si沟道而pFET有源区包含SiGe或Ge沟道。然后可以在完成了掺杂金属的TiN沉积工艺之后进行常规自对准先栅极工艺。TiN/M/TiN电极的金属M用于从与上覆的电介质层(例如SiO2)的SiGe界面清除氧，使得pFET的Tinv和Vt有效降低。这有益地允许使得pFET的Vt与nFET的Vt相似。
[0021]本发明的实施例可以有利地使用在共同转让的Takashi Ando、Changhwan Cho1、Martin M.Frank 和 Vi jay Narayanan 的在 2009 年 6 月 18 日提交的名称为 “ScavengingMetal Stack for a High-K Gate Dielectric”美国专利申请 12/487，248 (美国专利公开2010/00320547A1)中公开的工艺。将首先参考图1_6提供该技术的描述，在图1_6中对应的元件用相似的附图标记表示。附图未按比例绘制。
[0022]如共同转让的美国专利申请12/487，248中所描述的，高k栅极电介质和金属栅极结构的叠层包括下金属层、清除金属层和上金属层。所述清除金属层满足如下两个标准I)金属(M)，对于该金属(M)，化学反应的吉布斯自由能变化是正的，在所述化学反应中，硅原子与包括清除金属和氧的金属氧化物材料相结合以形成元素形式的清除金属和二氧化硅。2)金属，对于氧化物的形成，其比下金属层的材料和上金属层的材料具有更负的每氧原子吉布斯自由能。满足这些标准的清除金属层在氧原子向着高k栅极电介质扩散通过栅极电极时捕获氧原子。此外，清除金属层间接地减小在高k电介质下方的氧化硅界面层的厚度。结果，总的栅极电介质的等效氧化物厚度(EOT)减小，并且甚至在CMOS集成期间的高温处理之后，形成在Si沟道上的场效应晶体管也保持恒定的阈值电压。
[0023]参考图1，示例性半导体结构包括半导体衬底8和形成于其上的材料层的叠层。半导体衬底8包含衬底半导体层10和浅沟槽隔离结构12。半导体衬底10具有半导体材料，该半导体材料可以选自，但不限于，娃、娃碳合金、砷化镓、砷化铟、磷化铟、πι-v化合物半导体材料、I1-VI化合物半导体材料、有机半导体材料以及其它化合物半导体材料。通常半导体衬底10的半导体材料包括硅，并且更具体地，衬底半导体层10的半导体材料是硅。
[0024]在衬底半导体层10的半导体材料是包含单晶硅的半导体材料的情况下，该包含单晶硅的半导体材料优选选自单晶硅、单晶硅碳合金、单晶硅锗合金、以及单晶硅锗碳合金。
[0025]衬底半导体层10的半导体材料可以适当地掺有P型掺杂剂原子或掺有η型掺杂剂原子。衬底半导体层10的掺杂剂浓度可以为1.0xlO1Vcm3到1.0xlO1Vcm3,并且典型地为1.0xlO1Vcm3到3.0xlO1Vcm3,当然本申请中也想到了更小和更大的掺杂剂浓度。优选地，衬底半导体层10是单晶。半导体衬底8可以是体衬底、绝缘体上半导体(SOI)衬底或混合衬底。半导体衬底8可以具有或不具有在衬底半导体层10内的内建应力。尽管以下就体衬底描述所述工艺，本申请中显然想到了在SOI衬底上或在混合衬底上所述工艺的实施。浅沟槽隔离结构12包括诸如氧化硅或氮化硅的电介质材料，并且可以通过本领域中公知的方法形成。
[0026]未构图的化学氧化物层20可以形成在衬底半导体层10的暴露半导体表面上。未构图的高介电常数(高k)电介质层30直接形成在未构图的化学氧化物层20的顶表面上。即使在未构图的化学氧化物层20未形成的情况下，未构图的高介电常数(高k)电介质层30的沉积以及随后的热处理也导致在衬底半导体层10与未构图的高介电常数(高k)电介质层30之间形成预先存在的界面层。未构图的化学氧化物层20可以通过用化学物质处理暴露的半导体表面而形成。例如，用于该湿法化学氧化的工艺步骤可以包括在室温下用氢氧化铵、过氧化氢和水(以1: 1:5的比率)的混合物处理清洁的半导体表面(例如用氢氟酸处理过的半导体表面)。或者，所述化学氧化物层也可以通过在臭氧化的水溶液中处理HF为最后步骤的半导体表面而形成，其中臭氧浓度通常从2份/百万(ppm)变化到40ppm，但是不限于此范围。未构图的化学氧化物层20有助于最小化由于未构图的高k电解质层30中的高k电解质材料引起的衬底半导体层10中的迁移率退化。然而，未构图化学氧化物层20的厚度厚于所需的厚度并且增加了复合电解质叠层的等效氧化物厚度(Ε0Τ)，所述复合电介质叠层包括未构图的化学氧化物层20和未构图的高k电介质层30。EOT的可按比例缩小性受到未构图的化学氧化物层20的厚度的限制。在衬底半导体层是硅层的情况下，未构图的化学氧化物层20是氧化硅层。典型地，未构图的化学氧化物层20的厚度为0.1nm到0.4nm,但在此还预期更小和更大的厚度。
[0027]在化学氧化物层20上在半导体衬底8的顶表面上形成高介电常数(高k)电介质层30。未构图的高k电介质层30包括高介电常数(高k)电介质，该材料包含电介质金属氧化物且其介电常数大于氮化硅的介电常数7.5。可以通过本领域公知的方法，包括例如化学气相沉积(CVD)、原子层沉积(ALD)、分子束沉积(MBD)、脉冲激光沉积(PLD)、液态源雾化化学沉积(LSMCD)等等，形成未构图的高k电介质层30。
[0028]该电介质金属氧化物包含金属和氧，并且可选地包含氮和/或硅。示例性的高k电介质材料包括 HfO2, ZrO2, La2O3' Al2O3' Ti02、SrTiO3' LaAlO3' Y2O3> HfOxNy, ZrOxNy, La2OxNy'Al20xNy> TiOxNy> SrTiOxNy, LaA10xNy、Y2OxNy、其硅酸盐、以及其合金。每个x值独立地为0.5到3，且每个y值独立地为O到2。未构图的高k电介质层30的厚度可以为Inm到10nm，优选地为1.5nm到3nm。未构图的高k电介质层30可以具有等于或小于Inm量级的有效氧化物厚度(EOT)。
[0029]直接在未构图的高k电介质层30的顶表面上沉积未构图的下金属层40。例如，可以通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)来形成未构图的下金属层40。
[0030]在此将未构图的下金属层40的材料称为“第一金属化合物”，其可以为导电的过渡金属氮化物或导电的过渡金属碳化物。第一金属化合物是选自过渡金属的第一金属元素和非金属元素的化合物。如果非金属元素是氮，则第一金属化合物是过渡金属氮化物。如果非金属元素是碳，则第一金属化合物是过渡金属碳化物。例如，第一金属化合物可以选自TiN、TiC、TaN、TaC及其组合。在此使用的过渡金属包括选自元素周期表中的3B、4B、5B、6B、7B、8B、1B和2B族以及镧系元素和锕系元素的元素。未构图的下金属层40的厚度可以为Inm到IOnm,优选地为3nm到IOnm,但在此还预期更小和更大的厚度。
[0031]直接在未构图的下金属层40上沉积未构图的清除金属层50。例如，可以通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)来形成未构图的清除金属层50。优选地，第一示例性半导体结构被从用于沉积未构图的下金属层40的处理室转移到用于沉积未构图的清除金属层50的另一处理室而不破坏真空，以防止通过氧化或者将氧引入未构图的下金属层40而形成任何界面层。
[0032]未构图的清除金属层50的材料“清除”在随后的处理期间来自邻近的金属层的杂质氧。对于未构图的清除金属层50，为了有效地清除在随后的处理步骤中的杂质氧，有必要在形成步骤期间抑制氧向未构图的清除金属层50中的引入。此外，有必要选择用于未构图的清除金属层50的材料，以便未构图的清除金属层50的材料有效地清除来自未构图的下金属层40和将要随后形成的未构图的上金属层60的杂质氧原子。
[0033]未构图的清除金属层50可以包括元素形式的金属。可以被选择用于未构图的清除金属层50的典型元素金属包括但不限于Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、T1、Zr、Hf、Dy、Lu、Er、Pr和Ce。在一个实施例中，未构图的清除金属层50由至少一种碱土金属构成。在另一实施例中，未构图的清除金属层50由至少一种过渡金属构成。在又一实施例中，未构图的清除金属层50由至少一种碱土金属和至少一种过渡金属的混合物构成。优选地，未构图的清除金属层50的厚度可以为0.1nm到3.0nm,但在此还预期更小和更大的厚度。
[0034]直接在未构图的清除金属层50的顶表面上沉积未构图的上金属层60。例如，可以通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)来形成未构图的上金属层60。优选地，第一示例性半导体结构被从用于沉积未构图的清除金属层50的处理室转移到用于沉积未构图的上金属层60的另一处理室而不破坏真空，以防止通过氧化或者将氧引入未构图的清除金属层50而形成任何界面层。
[0035]在此将未构图的上金属层60的材料称为“第二金属化合物”，其可以为导电的过渡金属氮化物或导电的过渡金属碳化物。第二金属化合物是选自过渡金属的第二金属元素和非金属元素的化合物。如果非金属元素是氮，则第二金属化合物是过渡金属氮化物。如果非金属元素是碳，则第二金属化合物是过渡金属碳化物。例如，第二金属化合物可以选自TiN、TiC、TaN、TaC及其组合物。未构图的上金属层60的厚度可以为Inm到lOOnm，优选地为3nm到IOnm,但在此还预期更小和更大的厚度。
[0036]在一种情况下，第一金属化合物和第二金属化合物是相同的材料。在另一种情况下，第一金属化合物和第二金属化合物是不同的材料。
[0037]在一个实施例中，将未构图的清除金属层50的材料选择为使用于形成未构图的清除金属层50的氧化物的每氧原子吉布斯自由能的负性等于或大于用于形成在未构图的下金属层40中的第一金属化合物内的第一元素金属的氧化物的每氧原子吉布斯自由能的负性。此外，将未构图的清除金属层50的材料选择为使用于形成未构图的清除金属层50的氧化物的每氧原子吉布斯自由能的负性等于或大于用于形成在未构图的上金属层60中的第二金属化合物内的第二元素金属的氧化物的每氧原子吉布斯自由能的负性。
[0038]例如，第一和第二金属化合物可以选自TiN、TiC、TaN、TaC及其组合物。未构图的清除金属层 50 包括 Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、T1、Zr、Hf、Dy、Lu、Er、Pr 和 Ce 中的至少一种。
[0039]在另一实施例中，将未构图的清除金属层50的材料选择为使用于形成未构图的清除金属层50的氧化物的每氧原子吉布斯自由能的负性大于用于形成在未构图的下金属层40中的第一金属化合物内的第一元素金属的氧化物的每氧原子吉布斯自由能的负性。此外，将未构图的清除金属层50的材料选择为使用于形成未构图的清除金属层50的氧化物的每氧原子吉布斯自由能的负性大于用于形成在未构图的上金属层60中的第二金属化合物内的第二元素金属的氧化物的每氧原子吉布斯自由能的负性。
[0040]在根据该实施例的一个示例性实例中，第一金属化合物和第二金属化合物中的每一者可以选自TaN、TaC及其组合物。由于钛(Ti)具有负性大于钽(Ta)的用于形成氧化物的每氧原子吉布斯自由能，因此在该示例性实例中，未构图的清除金属层50可以包括具有元素形式且选自 Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、T1、Zr、Hf、Dy、Lu、Er、Pr 和 Ce 的金属。
[0041]在根据该实施例的另一示例性实例中，第一金属化合物和第二金属化合物中的至少一者选自TiN、TiC及其组合物。在该示例性实例中，未构图的清除金属层50可以包括具有元素形式且选自 Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr、Hf、Dy、Lu、Er、Pr 和 Ce 的金属。
[0042]在一个优选实例中，未构图的下金属层40的第一金属化合物和未构图的上金属层60的第二金属化合物为TiN，并且未构图的清除金属层50是包含元素金属形式的铝的铝层。
[0043]不是必需地但优选地，例如，通过低温化学气相沉积(LPCVD)、快速热化学气相沉积(RTCVD)或等离子体增强化学气相沉积(PECVD)，直接在未构图的上金属层60的顶表面上沉积未构图的多晶半导体层70。未构图的多晶半导体层70可以包括多晶硅、多晶硅锗合金、多晶硅碳合金或多晶硅锗碳合金。可以通过原位掺杂将未构图的多晶半导体层70形成为掺杂的多晶半导体层。可替代地，可以通过在沉积未构图的多晶半导体层70之后且在构图栅极电极之前离子注入掺杂剂原子，对未构图的多晶半导体层70进行掺杂。另外可替代地，可以在构图栅极电极之后在未构图的多晶半导体层70的剩余部分上进行掺杂剂离子的注入。未构图的多晶半导体层70的厚度可以为IOnm到300nm，典型地为50nm到lOOnm，但在此还预期更小和更大的厚度。在不形成未构图的多晶半导体层70的实施例中，未构图的下金属层40、未构图的清除金属层50和未构图的上金属层60的叠层构成栅极电极层。
[0044]对未构图的多晶半导体层70的顶表面施加光致抗蚀剂层(未不出),并且光刻构图该光致抗蚀剂层以形成光致抗蚀剂部分77 (参见图2)，该光致抗蚀剂部分77具有随后将要形成的栅极电极的形状。光致抗蚀剂部分77中的图形被转移到未构图的多晶半导体层70、未构图的上金属层60、未构图的清除金属层50、未构图的下金属层40、未构图的高k电介质层30L以及未构图的化学氧化物层20的叠层中。可以通过采用光致抗蚀剂部分77作为蚀刻掩模的各向异性蚀刻来实现图形转移。[0045]参考图2，未构图的多晶半导体层70、未构图的上金属层60、未构图的清除金属层50、未构图的下金属层40的剩余部分构成栅极电极，该栅极电极包括多晶半导体层70、上金属层60、清除金属层50以及下金属层40。典型地将栅极电极(40，50，60，70)构图为具有宽度的线路，该宽度是如图2所示的下金属层40的宽度且被称为“栅极长度”。栅极长度取决于器件特性并且可以为从可光刻印刷的最小尺寸到10微米。典型地，栅极长度为32nm到I微米，但在此还预期更小或更大的栅极长度。
[0046]在此将未构图的高k电介质层30的剩余部分称为高k电介质层30，并且在此将未构图的化学氧化物层20的剩余部分称为化学氧化物层20。高k电介质层30和化学氧化物层20共同地构成栅极电介质(20，30)。典型地，栅极电介质(20，30)具有小于1.2nm的等效氧化物厚度(Ε0Τ)，并且可以具有小于1.0nm的EOT。随后，例如，通过灰化，去除光致抗蚀剂部分77。
[0047]栅极电极(40，50，60，70)和栅极电介质(20，30)的侧壁典型地基本垂直，即，平行于衬底半导体层10的暴露的表面的表面法线。此外，栅极电极(40,50,60,70)和栅极电介质(20，30)的侧壁典型地彼此垂直一致。
[0048]参考图3，通过采用栅极电极(40，50，60，70)和栅极电介质(20，30)作为注入掩模的离子注入，形成源极和漏极扩展区18。源极和漏极扩展区18具有与衬底半导体层10的掺杂相反的导电类型的掺杂。例如，如果衬底半导体层10具有P型掺杂，则源极和漏极扩展区18具有η型掺杂，反之亦然。源极和漏极扩展区18的掺杂剂浓度可以为1.0X IO19/cm3到1.0X 1021/cm3，但在此还预期更低和更高的掺杂浓度。源极和漏极扩展区18的每一者邻接栅极电介质(20，30)的周边部分。
[0049]可选地，在该步骤处可进行晕圈掺杂，以将与衬底半导体层10的掺杂相同导电类型的掺杂剂引入到位于栅极电极(40，50，60，70)和栅极电介质(20，30)的周边部分下方的衬底半导体层10的体积中。
[0050]例如，通过沉积保形的电介质材料层且随后进行各向异性离子蚀刻，形成横向邻接栅极电极(40，50，60，70)的侧壁和栅极电介质(20，30)的侧壁的栅极间隔物80。在各向异性蚀刻之后，电介质材料层的直接形成在栅极电极(40，50，60，70)和栅极电介质(20，30)的侧壁上的部分保留下来，从而构成横向地包围栅极电极(40，50，60，70)和栅极电介质(20,30)的栅极间隔物80。优选地，栅极间隔物80包括不透氧的材料，例如氮化硅。
[0051]参考图4，通过采用栅极电极(40，50，60，70)和栅极间隔物80作为注入掩模的离子注入，形成源极和漏极区19。源极和漏极区19具有与源极和漏极扩展区18的掺杂相同导电类型的掺杂。源极和漏极区19的掺杂剂浓度可以为1.0X IO1Vcm3到1.0X1021/Cm3，但在此还预期更低和更高的掺杂浓度。
[0052]之后进行激活退火，以激活在源极和漏极扩展区18以及源极和漏极区19内注入的电学掺杂剂。这样的激活退火典型地在氧化环境中进行，在此期间，在现有技术的半导体结构中会对高k电介质层的组成完整性进行折衷。然而，在本发明中，由于清除金属层50消耗从多晶半导体层70向下扩散的氧，在图4中的示例性半导体结构中防止了化学氧化物层20 (如果存在)的变厚。在本发明的示例性结构中没有化学氧化物层20的情况下，通过相同的机理，防止了在衬底半导体层10与高k电介质层30之间的界面半导体氧化物层的形成。因此，在激活退火期间或者在氧化环境中的任何其他热处理步骤中，包括衬底半导体层10、栅极电介质(20，30)和下金属栅极40的结构的平带电压不受影响。
[0053]在示例性半导体结构的整个暴露的顶表面之上形成金属层(未示出)，并且使该金属层与暴露的半导体材料反应而形成各种金属半导体合金区。该金属层包括与源极和漏极区19以及多晶半导体层70中的半导体材料反应的金属。该金属的非限制性示例材料包括镍、钼、钯、钴或其组合。可以通过物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)来实现该金属层的形成。该金属层可以以保形或非保形方式沉积。优选地，该金属沉积为基本保形的。
[0054]在金属化退火期间，通过与金属层中的金属反应，与该金属层直接接触的暴露的半导体表面被金属化。通过典型地在诸如He、Ar、N2的惰性气体气氛或形成气体中进行的在350°C到550°C的温度下的退火，实现该金属化。优选地，在400°C到500°C的温度下进行退火。可以采用在恒定温度下或者具有各种温度斜坡的温度下的连续加热。可以通过在400°C到750°C的温度下，优选在500°C到700°C的温度下的额外的退火来进一步实现金属化。在金属化工艺之后，通过可以为湿法蚀刻的蚀刻，相对于各金属半导体合金部分，选择性地去除在诸如栅极间隔物80和浅沟槽隔离结构12的电介质表面之上存在的未反应的金属层部分。用于这种湿法蚀刻的典型蚀刻剂采用王水。
[0055]该金属化直接在每一个源极和漏极区19上形成源极和漏极金属半导体合金区89。此外，直接在多晶半导体层70的顶表面上形成栅极金属半导体合金区87。
[0056]在示例性半导体结构的整个顶表面之上沉积电介质材料层92。电介质材料层92包括电介质材料，例如氧化硅、氮化硅、氧氮化硅、或其组合。
[0057]优选地，电介质材料层92包括可移动离子阻挡层(未示出)。该可移动离子阻挡层典型地包括诸如氮化硅的不渗透性的电介质材料且直接接触各金属半导体合金区(89，87)。电介质材料层92可以额外地包括例如旋涂玻璃和/或化学气相沉积(CVD)氧化物，例如，未掺杂的硅酸盐玻璃(USG)、硼硅酸盐玻璃(BSG)、磷硅酸盐玻璃(PSG)、氟硅酸盐玻璃(FSG)、硼磷硅酸盐玻璃(BPSG)、或其组合。可替代地，电介质材料层92可以包括低k电介质材料，其介电常数小于3.9 (氧化硅的介电常数)，优选地小于2.5。示例性低k电介质材料包括有机硅酸盐玻璃(OSG)和SiLK?。
[0058]随后对电介质材料层92进行平面化以形成基本平面的顶表面。穿过电介质材料层92形成源极和漏极接触过孔93以及栅极接触过孔95，以提供分别与源极和漏极区19以及栅极电极(40，50，60，70)的电接触。
[0059]图4中的示例性半导体结构用作具有高k栅极电介质和金属栅极的场效应晶体管。在栅极电极(40，50，60，70)内的清除金属层50的存在防止从多晶半导体层70向下扩散的氧原子进入下金属层40，因为通过清除金属层50清除了这些氧原子。因此，所述场效应晶体管提供对抗氧扩散的优良的稳定性，而该氧扩散会劣化或改变场效应晶体管的器件参数。
[0060]参考图5，示出了在300K到2200K的温度范围内各种金属的氧化期间每氧原子吉布斯自由能的变化量。对于有限供给的反应剂，当具有较大负性的每氧原子吉布斯自由能变化的反应与具有较小负性的每氧原子吉布斯自由能变化的另一反应竞争时，具有较大负性的吉布斯自由能变化的反应支配着反应并且消耗掉可用的绝对多数反应剂。在氧化环境中高温退火期间在栅极电极(40，50，60，70 ;参见图4)内氧化反应的情况下，扩散通过多晶半导体层70 (参见图4)和上金属层40 (参见图4)的氧原子或氧分子是以有限的量供给的反应剂。在典型地在约1000°C或约1300K下进行的激活退火的温度范围内，与诸如Ti和Ta 的典型的过渡金属相比,诸如 Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr、Hf、Dy、Lu、Er、Pr 和Ce的元素金属具有更大负性的吉布斯自由能变化。因此，诸如Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr、Hf、Dy、Lu、Er、Pr和Ce的元素金属被有效地用作清除金属层50 (参见图4)的清除材料。
[0061]在表1中给出了某些选择的元素金属原子通过反应Si+2/y MxOy - 2x/y M+Si02的吉布斯自由能变化。
[0062]表1:在1000K下对于反应Si+2/y MxOy - 2x/y M+Si02的吉布斯自由能变化，其中M是元素金属。
[0063]
【权利要求】
1.一种半导体结构,包括: 包括半导体材料的半导体衬底(8)； P-型场效应晶体管(PFET) (200)，其布置在所述半导体衬底(8)上并且包括由形成在所述半导体衬底(8)的表面上或内的SiGe构成的半导体沟道区； 栅极电介质，其包括覆盖在所述由SiGe构成的半导体沟道区上的氧化物层(20)和覆盖在所述氧化物层(20)上的高介电常数(高k)电介质层(30)； 栅极电极，其覆盖在所述高k电介质层(30)上并且包括邻接所述高k电介质层(30)的下金属层(40)、邻接所述下金属层(40)的清除金属层(50)以及邻接所述清除金属层(50)的上金属层(60)，其中所述清除金属层(50)包括金属(M)，对于该金属(M)，化学反应的吉布斯自由能变化是正的，在所述化学反应中硅原子与包括所述清除金属和氧的金属氧化物材料结合以形成元素形式的所述清除金属和二氧化硅；以及 η-型场效应晶体管(nFET) (100)，其也布置在所述半导体衬底(8)上并且包括由Si构成的半导体沟道区，其中所述nFET (100)的栅极电极也包括所述清除金属层(50)。
2.根据权利要 求1所述的半导体结构，其中所述下金属层(40)由TiN构成并且具有在约20A到约IOOA的范围内的厚度，并且所述清除金属层(50)由Al构成并且具有约到约20A的范围内的厚度。
3.根据权利要求1或2中任一项所述的半导体结构，其中所述上金属层(60)由TiN构成并且具有约20A到约IOOA的范围内的厚度。
4.根据权利要求2所述的半导体结构，其中所述半导体沟道区具有达到约ιοοΛ的厚度并且具有在约略高于零到约40%的范围内的Ge对Si比率。
5.根据权利要求1所述的半导体结构，其中所述下金属层(40)和所述上金属层(60)由相同的材料构成。
6.根据权利要求1到5中任一项所述的半导体结构，其中所述清除金属层(50)由元素形式的金属构成。
7.根据权利要求1所述的半导体结构，其中所述下金属层(40)和所述上金属层(60)由TiN或TiC或其组合构成，并且其中所述清除金属层50包括元素形式的金属并且选自Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr、Hf、Dy、Lu、Er、Pr 和 Ce。
8.根据权利要求1到7中任一项所述的半导体结构，其中所述高k电介质层(30)包括HfO2> ZrO2> La203、A1203、TiO2> SrTiO3> LaAIO3> Y2O3> HfOxNy> ZrOxNy、La2OxNy> Al2OxNy、TiOxNy>SrTi0xNy、LaA10xNy、Y20xNy、其硅酸盐、其合金、及其非化学计量变体，其中x的每一个值独立地为0.5到3，且y的每个值独立地为O到2。
9.根据权利要求1到8中任一项所述的半导体结构，其中所述栅极电介质还包括垂直邻接所述上金属层(60)的掺杂多晶半导体层。
10.根据权利要求1到9中任一项所述的半导体结构，还包括:电介质栅极间隔物(80)，其横向邻接并且包围所述栅极电极并且包括不透氧的材料；源极区(19)，其位于所述半导体衬底(8)中并且邻接所述栅极间隔物(80)的周边部分；以及漏极区(19)，其位于所述半导体衬底(8)中并且邻接所述栅极间隔物(80)的另一周边部分。
11.根据权利要求1到10中任一项所述的半导体结构，其中所述金属(M)从与上覆的氧化物层(20)的SiGe界面清除氧，使得pFET的Tinv和Vt有效降低。
12.—种形成半导体结构的方法，包括: 提供包括半导体材料的半导体衬底(8)； 形成P-型场效应晶体管(PFET)，所述P-型场效应晶体管(pFET)布置在所述半导体衬底(8)上并且包括由形成在所述半导体衬底(8)的表面上或内的SiGe构成的半导体沟道区； 形成栅极电介质，所述栅极电介质包括覆盖在所述由SiGe构成的半导体沟道区上的氧化物层(20 )和覆盖在所述氧化物层(20 )上的高介电常数(高k)电介质层(30 );以及 形成栅极电极，所述栅极电极覆盖在所述高k电介质层(30)上并且包括邻接所述高k电介质层(30)的下金属层(40)、邻接所述下金属层(40)的清除金属层(50)以及邻接所述清除金属层(50)的上金属层(60)，其中所述清除金属层(50)包括金属(M)，对于该金属(M)，化学反应的吉布斯自由能变化是正的，在所述化学反应中硅原子与包括所述清除金属和氧的金属氧化物材料结合以形成元素形式的所述清除金属和二氧化硅；以及 形成η-型场效应晶体管(nFET)，所述η-型场效应晶体管(nFET)布置在所述半导体衬底(8)上并且包括由Si构成的半导体沟道区，其中所述nFET的栅极电极也包括所述清除金属层(50)。
13.根据权利要求12所述的方法，其中所述下金属层(40)由TiN构成并且具有在约20A到约100人的范围内的厚度，并且所述清除金属层(50)由Al构成并且具有约I人到 约20人的范围内的厚度。
14.根据权利要求12或13中任一项所述的方法，其中所述上金属层(60)由TiN构成并且具有约20A到约IOOA的范围内的厚度。
15.根据权利要求13所述的方法，其中所述半导体沟道区具有达到约100人的厚度并且具有在约略高于零到约40%的范围内的Ge对Si比率。
16.根据权利要求12所述的方法，其中所述下金属层(40)和所述上金属层(60)由相同的材料构成。
17.根据权利要求12到16中任一项所述的方法，其中所述清除金属层(50)由元素形式的金属构成。
18.根据权利要求12到17中任一项所述的方法，其中所述下金属层(40)和所述上金属层(60)由TiN或TiC或其组合构成，并且其中所述清除金属层50包括元素形式的金属并且选自 Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr、Hf、Dy、Lu、Er、Pr 和 Ce。
19.根据权利要求12到18中任一项所述的方法，其中所述高k电介质层(30)包括HfO2λ ZrO2λ La2O3λ A1203、Ti02、SrTi03、LaAIO3Λ Y2O3Λ HfOxNyΛ ZrOxNyΛ La2OxNyΛ Al2OxNyΛ TiOxNyΛSrTi0xNy、LaA10xNy、Y20xNy、其硅酸盐、其合金、及其非化学计量变体，其中x的每一个值独立地为0.5到3，且y的每个值独立地为O到2。
20.根据权利要求12到19中任一项所述的方法，其中形成所述栅极电介质还形成垂直邻接所述上金属层(60)的掺杂多晶半导体层(70)。
21.根据权利要求12到20中任一项所述的方法，还包括:形成电介质栅极间隔物(80)，所述电介质栅极间隔物(80)横向邻接并且包围所述栅极电极并且包括不透氧的材料；源极区(19)，其位于所述半导体衬底(8)中并且邻接所述栅极间隔物(80)的周边部分；以及漏极区(19)，其位于所述半导体衬底(8)中并且邻接所述栅极间隔物(80)的另一周边部分。
22.—种结构,包括: 衬底(8)； 布置在所述衬底(8)上的η型场效应晶体管(nFET)，所述nFET包括Si沟道区、栅极电介质以及覆盖在所述栅极电介质上的栅极电极，所述栅极电介质具有覆盖在所述沟道区上的氧化物层(20)、覆盖在所述氧化物层(20)上的高k电介质层(30)，所述栅极电极包括邻接所述高k层的下金属层(40)、邻接所述下金属层(40)的清除金属层(50)和邻接所述清除金属层(50)的上金属层(60)，所述清除金属层(50)从所述Si沟道区与所述氧化物层(20)之间的界面清除氧；以及 布置在所述衬底(8)上的P型场效应晶体管(pFET)，所述pFET包括SiGe沟道区、栅极电介质以及覆盖在所述栅极电介质上的栅极电极，所述栅极电介质具有覆盖在所述沟道区上的氧化物层(20)、覆盖在所述氧化物层(20)上的高k电介质层(30)，所述栅极电极包括邻接所述高k层的下金属层(40)、邻接所述下金属层(40)的清除金属层(50)和邻接所述清除金属层(50)的上金属层(60)，所述清除金属层(50)从所述SiGe沟道区与所述氧化物层(20)之间的界面清除氧。
23.根据权利要求22所述的结构，其中所述nFET和pFET中每一个的所述下金属层(40)和所述上金属层(60)由TiN或TiC或其组合构成，并且其中所述nFET和pFET中每一个的所述清除金属层(50)包括元素形式的金属并且选自Al、Be、Mg、Ca、Sr、Ba、Sc、Y、La、Zr、Hf、Dy、Lu、Er、Pr ·和 Ce。
24.根据权利要求22所述的结构，其中所述nFET和pFET中每一个的所述下金属层(40)由TiN构成并且具有约到约100人的范围内的厚度，所述nFET和pFET中每一个的所述清除金属层(50)由Al构成并且具有约I人到约20人的范围内的厚度，并且所述nFET和pFET中每一个的所述上金属层(60)由TiN构成并且具有约2θΑ到约100A的范围内的厚度。
25.根据权利要求22到24中任一项所述的方法，其中所述SiGe沟道区具有达到约IOOA的厚度并且具有在约略高于零到约40%的范围内的Ge对Si比率。
【文档编号】H01L29/00GK103718295SQ201280037577
【公开日】2014年4月9日 申请日期:2012年7月30日 优先权日:2011年8月1日
【发明者】安藤崇志, 崔畅桓, M·M·弗兰克, 权彦五, V·纳拉亚南 申请人:国际商业机器公司