栅极结构及制造方法
【专利摘要】本发明公开了一种栅极结构，由依次形成于是硅衬底表面的栅极氧化层、栅极多晶硅或无定形硅、金属硅化物导电层以及顶部刻蚀阻挡层叠加而成，在栅极结构的侧面上形成有侧壁刻蚀阻挡层；器件的源漏区通过自对准接触孔引出，通过顶部刻蚀阻挡层和侧壁刻蚀阻挡层自对准定义出自对准接触孔和源漏区的接触区域。本发明还提供一种栅极结构的制造方法。本发明能使PMOS器件制作为表面沟道型PMOS器件，从而能降低PMOS器件的开启电压，还能使PMOS器件和NMOS器件实现集成，以及能实现器件源漏区的接触孔自对准，减少器件的尺寸并降低工艺成本。
【专利说明】栅极结构及制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种栅极结构。本发明还涉及一种栅极结构的制造方法。
【背景技术】
[0002]自对准接触孔的栅极结构器件具有器件面积小，生产成本低的特点。如图1所示，为现有自对准接触孔的栅极结构照片；在硅衬底101上形成有栅极氧化层和栅极多晶硅102，在所述栅极多晶硅102的顶部形成有顶部刻蚀阻挡层103，在所述栅极多晶硅102的侧面形成有侧壁刻蚀阻挡层104。栅极多晶硅102的两侧的硅衬底101中形成有PMOS器件或NMOS器件的源漏区。层间膜105将器件的源漏区和栅极结构覆盖。源漏区通过自对准接触孔106引出，通过顶部刻蚀阻挡层103和侧壁刻蚀阻挡层104自对准定义出自对准接触孔106和所述源漏区的接触区域。采用自对准接触孔的栅极结构器件，能使相邻的栅极结构之间的间距做到最小。所以采用自对准接触孔的栅极结构的器件具有器件面积小，生产成本低的特点，这种栅极结构被大量用于SM卡，金融卡以及MCU SOC产品制造。但是现有自对准接触孔的栅极结构一个缺点是，PMOS器件和NMOS器件的栅极多晶硅102都为N型掺杂，故形成PMOS器件时，需要使用埋入沟道技术，这使得PMOS器件的开启电压较高，工作电压不低于1.8V。
[0003]为了得到较低开启电压的PMOS器件，P型器件需要采用表面沟道型PMOS器件，即PMOS器件的沟道区中不再需要制作埋层，而是对PMOS器件的栅极多晶硅进行P型掺杂。NMOS器件的栅极多晶硅还是采用N型掺杂，为了实现PMOS器件和NMOS器件的栅极的互连，需要在PMOS器件和NMOS器件的栅极多晶娃上都形成一层金属娃化物导电层如娃化鹤。栅极多晶硅上的金属硅化物导电层往往和源漏区上的金属硅化物导电层一同形成，这样，在形成源漏区的接触孔时需要采用光刻进行对准，无法实现自对准。如图2所示，是现有通用逻辑栅极结构的照片；在硅衬底201上形成有栅极氧化层和栅极多晶硅202，在栅极多晶硅202上形成有金属娃化物导电层,栅极多晶娃202的两侧的娃衬底201中形成有PMOS器件或NMOS器件的源漏区，源漏区表面往往也形成有金属硅化物导电层，两处的金属硅化物导电层一同形成。在栅极多晶硅202的侧面上形成有侧墙204。层间膜205将器件的源漏区和栅极结构覆盖。源漏区通过自对准接触孔206引出，自对准接触孔106和源漏区的接触区域通过光刻工艺进行定义，由于光刻工艺本来就存在一定的精度，为了保证自对准接触孔106不和栅极结构短接，需要将自对准接触孔106和栅极结构保持一段距离d，该距离d一般都大于0.1微米，而自对准接触孔的栅极结构中的自对准接触孔到栅极结构的距离一般小于0.055微米，如图1中自对准接触孔到栅极的距离即侧部侧壁刻蚀阻挡层104的厚度，侧部侧壁刻蚀阻挡层104的厚度很容易做到小于0.055微米。所以图2所示的现有通用逻辑栅极结构整体的器件尺寸要比图1所示的自对准接触孔工艺的器件尺寸要大25%以上。如果通用逻辑工艺要达到源漏接触孔到栅极小于0.055微米的水平，必须采用90纳米以下的先进工艺。由于采用了大量新材料和新工艺，会大大增加产品的工艺成本。
【发明内容】
[0004]本发明所要解决的技术问题是提供一种栅极结构，能使PMOS器件制作为表面沟道型PMOS器件，从而降低PMOS器件的开启电压，还能使PMOS器件和NMOS器件实现集成，还能实现器件源漏区的接触孔自对准，从而能减少器件的尺寸并降低工艺成本。为此，本发明还提供一种栅极结构的制造方法。
[0005]为解决上述技术问题，本发明提供的栅极结构由依次形成于是硅衬底表面的栅极氧化层、栅极多晶硅或无定形硅、金属硅化物导电层以及顶部刻蚀阻挡层叠加而成，在所述栅极结构的侧面上形成有侧壁刻蚀阻挡层；PM0S器件对应的所述栅极结构的栅极多晶硅或无定形硅为P型掺杂，NMOS器件所对应的所述栅极结构的栅极多晶硅或无定形硅为N型掺杂；所述栅极结构的两侧为所对应的所述PMOS器件或所述NMOS器件的源漏区，所述源漏区通过自对准接触孔引出，通过所述顶部刻蚀阻挡层和所述侧壁刻蚀阻挡层自对准定义出所述自对准接触孔和所述源漏区的接触区域。
[0006]进一步的改进是，所述金属硅化物导电层的材料为硅化钨。
[0007]进一步的改进是，所述顶部刻蚀阻挡层的材料为氮化硅、氮氧化硅或氧化硅；所述侧壁刻蚀阻挡层的材料为氮化硅、氮氧化硅或氧化硅。
[0008]为解决上述技术问题，本发明提供的栅极结构的制造方法包括如下步骤:
[0009]步骤一、在硅衬底表面形成栅极氧化层。
[0010]步骤二、采用化学气相淀积工艺在所述栅极氧化层上淀积一层栅极多晶硅或无定形硅。
[0011]步骤三、采用离子注入工艺和热退火工艺对所述栅极多晶硅或无定形硅进行掺杂；PM0S器件区域的所述栅极多晶硅或无定形硅为P型掺杂，NMOS器件区域的所述栅极结构的栅极多晶硅或无定形硅为N型掺杂。
[0012]步骤四、利用溅射或化学气相淀积工艺在所述栅极多晶硅或无定形硅上生长金属硅化物导电层。
[0013]步骤五、利用化学气相淀积工艺在所述金属硅化物导电层上生长顶部刻蚀阻挡层。
[0014]步骤六、采用光刻和等离子体刻蚀工艺依次对所述顶部刻蚀阻挡层、所述金属硅化物导电层和所述栅极多晶硅或无定形硅进行刻蚀，形成由所述栅极氧化层、所述栅极多晶硅或无定形硅、所述金属硅化物导电层以及所述顶部刻蚀阻挡层叠加而成栅极结构。
[0015]步骤七、利用离子注入工艺在所述栅极结构两侧形成轻掺杂漏区；所述PMOS器件区域的所述轻掺杂漏区为P型掺杂，所述NMOS器件区域的所述轻掺杂漏区为N型掺杂。
[0016]步骤八、利用化学气相淀积工艺在所述硅衬底的正面淀积侧壁刻蚀阻挡层。
[0017]步骤九、利用等离子体刻蚀工艺对所述侧壁刻蚀阻挡层进行刻蚀，刻蚀后的所述侧壁刻蚀阻挡层仅覆盖于所述栅极结构的侧面上。
[0018]步骤十、进行源漏注入在所述栅极结构的两侧形成源漏区，所述PMOS器件区域的所述源漏区为P型掺杂，所述NMOS器件区域的所述源漏区为N型掺杂。
[0019]步骤十一、形成层间膜；形成所述源漏区的自对准接触孔，所述自对准接触孔刻蚀时，通过所述顶部刻蚀阻挡层和所述侧壁刻蚀阻挡层自对准定义出所述自对准接触孔和所述源漏区的接触区域。
[0020]进一步的改进是，步骤四中的所述金属硅化物导电层的材料为硅化钨。
[0021]进一步的改进是，步骤五中的所述顶部刻蚀阻挡层的材料为氮化硅、氮氧化硅或氧化硅；步骤八中的所述侧壁刻蚀阻挡层的材料为氮化硅、氮氧化硅或氧化硅。
[0022]本发明的栅极结构的栅极多晶硅能够实现N型和P型两种掺杂类型，从而能使的NMOS器件和PMOS器件分别采用不同掺杂类型的栅极多晶硅，这样就能有效实现表面沟道型PMOS器件的制作；在栅极多晶娃上方形成有金属娃化物导电层，能够实现NMOS器件和PMOS器件的栅极之间的良好互连，从而能使PMOS器件和NMOS器件实现集成；栅极结构的顶部刻蚀阻挡层以及栅极结构的侧面上形成的侧壁刻蚀阻挡层能够自对准定义出自对准接触孔和源漏区的接触区域，从而能实现器件源漏区的接触孔自对准，减少器件的尺寸并降低工艺成本。
【专利附图】
【附图说明】
[0023]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0024]图1是现有自对准接触孔的栅极结构的示意图；
[0025]图2是现有逻辑栅极结构的示意图；
[0026]图3是本发明实施例栅极结构的示意图；
[0027]图4是本发明实施例栅极结构的照片。
【具体实施方式】
[0028]如图3所示，是本发明实施例栅极结构的示意图；本发明实施例栅极结构由依次形成于是硅衬底I表面的栅极氧化层2、栅极多晶硅或无定形硅3、金属硅化物导电层4以及顶部刻蚀阻挡层5叠加而成，在所述栅极结构的侧面上形成有侧壁刻蚀阻挡层6。其中硅衬底I上的有源区通过场氧隔离，场氧能为浅沟槽隔离工艺形成的浅沟槽场氧或局部氧化技术形成的局部场氧。在栅极结构下方的所述硅衬底I中形成有阱区以及阈值电压调整注入区。
[0029]栅极多晶硅或无定形硅3能进行N型或P型掺杂，其中，PMOS器件对应的所述栅极结构的栅极多晶硅或无定形硅3为P型掺杂，NMOS器件所对应的所述栅极结构的栅极多晶硅或无定形硅3为N型掺杂。P型掺杂的栅极多晶硅或无定形硅3能有效实现表面沟道型PMOS器件的制作。
[0030]所述金属硅化物导电层能降低P型掺杂和N型掺杂的栅极多晶硅或无定形硅3之间连接时的电阻，能够实现NMOS器件和PMOS器件的栅极之间的良好互连，从而能使PMOS器件和NMOS器件实现集成。本发明实施例中所述金属硅化物导电层4的材料为硅化钨。
[0031]所述顶部刻蚀阻挡层5的材料为氮化硅、氮氧化硅或氧化硅；所述侧壁刻蚀阻挡层6的材料为氮化硅、氮氧化硅或氧化硅。
[0032]所述栅极结构的两侧所述硅衬底I中形成有所述PMOS器件或所述NMOS器件的轻掺杂源漏区和源漏区，其中所述轻掺杂源漏区和所述栅极多晶硅或无定形硅3的外侧边缘自对准，所述源漏区和所述侧壁刻蚀阻挡层6的外侧边缘自对准。
[0033]在所述硅衬底I上形成有层间膜7，层间膜7将器件的源漏区和栅极结构覆盖。所述源漏区通过自对准接触孔8引出，通过所述顶部刻蚀阻挡层5和所述侧壁刻蚀阻挡层6自对准定义出所述自对准接触孔8和所述源漏区的接触区域。所述自对准接触孔8由刻蚀所述层间膜7后形成的孔或槽中填充金属后形成，利用所述层间膜7和所述顶部刻蚀阻挡层5和所述侧壁刻蚀阻挡层6在刻蚀时具有不同的刻蚀速率的性质，使得所述自对准接触孔8所对应的孔或槽刻蚀时，只有所述层间膜7被刻蚀，而所述顶部刻蚀阻挡层5和所述侧壁刻蚀阻挡层6都保留，从而自动定义出所述自对准接触孔8和所述源漏区的接触区域。这样就能使得栅极结构之间的间距可以做到最小，从而能够大大减少器件的尺寸，缩小器件的面积，也能就相对降低了工艺成本。
[0034]如图4所示，是本发明实施例栅极结构的照片。栅极结构由依次形成于是硅衬底301表面的栅极氧化层、栅极多晶硅或无定形硅303、金属硅化物导电层304以及顶部刻蚀阻挡层305叠加而成，在所述栅极结构的侧面上形成有侧壁刻蚀阻挡层306。在所述硅衬底301上形成有层间膜307。所述源漏区通过自对准接触孔308引出，可以看出，所述自对准接触孔8和所述源漏区的接触区域是通过所述顶部刻蚀阻挡层5和所述侧壁刻蚀阻挡层6自对准定义，如图4中的虚线框所示，最后得到的两个相邻的栅极结构之间的间距为139纳米，这大大减少了器件的尺寸。
[0035]本发明实施例栅极结构的制造方法各步骤中形成的器件结构示意图可参考图3，本发明实施例栅极结构的制造方法包括如下步骤:
[0036]步骤一、首先提供一硅衬底1，在硅衬底I形成场氧定义出有源区，场氧能为浅沟槽隔离工艺形成的浅沟槽场氧或局部氧化技术形成的局部场氧。在所述硅衬底I中形成阱区以及阈值电压调整注入区。
[0037]之后，在硅衬底I表面形成栅极氧化层2。
[0038]步骤二、采用化学气相淀积工艺在所述栅极氧化层2上淀积一层栅极多晶硅或无定形娃3。
[0039]步骤三、采用离子注入工艺和热退火工艺对所述栅极多晶硅或无定形硅3进行掺杂；PM0S器件区域的所述栅极多晶硅或无定形硅3为P型掺杂，NMOS器件区域的所述栅极结构的栅极多晶硅或无定形硅3为N型掺杂。
[0040]步骤四、利用溅射或化学气相淀积工艺在所述栅极多晶硅或无定形硅3上生长金属娃化物导电层4。该金属娃化物导电层4的材料为娃化鹤。
[0041]步骤五、利用化学气相淀积工艺在所述金属硅化物导电层4上生长顶部刻蚀阻挡层5。所述顶部刻蚀阻挡层5的材料为氮化硅、氮氧化硅或氧化硅。
[0042]步骤六、采用光刻和等离子体刻蚀工艺依次对所述顶部刻蚀阻挡层5、所述金属硅化物导电层4和所述栅极多晶硅或无定形硅3进行刻蚀，形成由所述栅极氧化层2、所述栅极多晶硅或无定形硅3、所述金属硅化物导电层4以及所述顶部刻蚀阻挡层5叠加而成栅极结构。
[0043]步骤七、利用离子注入工艺在所述栅极结构两侧形成轻掺杂漏区；所述PMOS器件区域的所述轻掺杂漏区为P型掺杂，所述NMOS器件区域的所述轻掺杂漏区为N型掺杂。
[0044]步骤八、利用化学气相淀积工艺在所述硅衬底I的正面淀积侧壁刻蚀阻挡层6。所述侧壁刻蚀阻挡层6的材料为氮化硅、氮氧化硅或氧化硅。
[0045]步骤九、利用等离子体刻蚀工艺对所述侧壁刻蚀阻挡层6进行刻蚀，刻蚀后的所述侧壁刻蚀阻挡层6仅覆盖于所述栅极结构的侧面上。
[0046]步骤十、进行源漏注入在所述栅极结构的两侧形成源漏区，所述PMOS器件区域的所述源漏区为P型掺杂，所述NMOS器件区域的所述源漏区为N型掺杂。
[0047]步骤十一、形成层间膜7 ;形成所述源漏区的自对准接触孔8，所述自对准接触孔8刻蚀时，通过所述顶部刻蚀阻挡层5和所述侧壁刻蚀阻挡层6自对准定义出所述自对准接触孔8和所述源漏区的接触区域。
[0048]之后，形成后段的金属连线。
[0049]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种栅极结构，其特征在于，栅极结构由依次形成于是硅衬底表面的栅极氧化层、栅极多晶硅或无定形硅、金属硅化物导电层以及顶部刻蚀阻挡层叠加而成，在所述栅极结构的侧面上形成有侧壁刻蚀阻挡层；PMOS器件对应的所述栅极结构的栅极多晶硅或无定形硅为P型掺杂，NMOS器件所对应的所述栅极结构的栅极多晶硅或无定形硅为N型掺杂；所述栅极结构的两侧为所对应的所述PMOS器件或所述NMOS器件的源漏区，所述源漏区通过自对准接触孔引出，通过所述顶部刻蚀阻挡层和所述侧壁刻蚀阻挡层自对准定义出所述自对准接触孔和所述源漏区的接触区域。
2.如权利要求1所述的栅极结构，其特征在于:所述金属硅化物导电层的材料为硅化钨。
3.如权利要求1所述的栅极结构，其特征在于:所述顶部刻蚀阻挡层的材料为氮化硅、氮氧化硅或氧化硅；所述侧壁刻蚀阻挡层的材料为氮化硅、氮氧化硅或氧化硅。
4.一种栅极结构的制造方法，其特征在于，包括如下步骤: 步骤一、在硅衬底表面形成栅极氧化层； 步骤二、采用化学气相淀积工艺在所述栅极氧化层上淀积一层栅极多晶硅或无定形硅； 步骤三、采用离子注入工艺和热退火工艺对所述栅极多晶硅或无定形硅进行掺杂；PMOS器件区域的所述栅极多晶硅或无定形硅为P型掺杂，NMOS器件区域的所述栅极结构的栅极多晶硅或无定形硅为N型掺杂； 步骤四、利用溅射或化学气相淀积工艺在所述栅极多晶硅或无定形硅上生长金属硅化物导电层； 步骤五、利用化学气相淀积工艺在所述金属硅化物导电层上生长顶部刻蚀阻挡层；步骤六、采用光刻和等离子体刻蚀工艺依次对所述顶部刻蚀阻挡层、所述金属硅化物导电层和所述栅极多晶硅或无定形硅进行刻蚀，形成由所述栅极氧化层、所述栅极多晶硅或无定形硅、所述金属硅化物导电层以及所述顶部刻蚀阻挡层叠加而成栅极结构； 步骤七、利用离子注入工艺在所述栅极结构两侧形成轻掺杂漏区；所述PMOS器件区域的所述轻掺杂漏区为P型掺杂，所述NMOS器件区域的所述轻掺杂漏区为N型掺杂； 步骤八、利用化学气相淀积工艺在所述硅衬底的正面淀积侧壁刻蚀阻挡层； 步骤九、利用等离子体刻蚀工艺对所述侧壁刻蚀阻挡层进行刻蚀，刻蚀后的所述侧壁刻蚀阻挡层仅覆盖于所述栅极结构的侧面上； 步骤十、进行源漏注入在所述栅极结构的两侧形成源漏区，所述PMOS器件区域的所述源漏区为P型掺杂，所述NMOS器件区域的所述源漏区为N型掺杂； 步骤十一、形成层间膜；形成所述源漏区的自对准接触孔，所述自对准接触孔刻蚀时，通过所述顶部刻蚀阻挡层和所述侧壁刻蚀阻挡层自对准定义出所述自对准接触孔和所述源漏区的接触区域。
5.如权利要求4所述的方法，其特征在于:步骤四中的所述金属硅化物导电层的材料为娃化鹤。
6.如权利要求4所述的方法，其特征在于:步骤五中的所述顶部刻蚀阻挡层的材料为氮化硅、氮氧化硅或氧化硅；步骤八中的所述侧壁刻蚀阻挡层的材料为氮化硅、氮氧化硅或氧化硅。
【文档编号】H01L21/28GK103579317SQ201210283178
【公开日】2014年2月12日 申请日期:2012年8月10日 优先权日:2012年8月10日
【发明者】陈瑜, 陈华伦, 罗啸 申请人:上海华虹Nec电子有限公司