鳍式场效应晶体管的形成方法与流程

本发明涉及半导体技术领域，尤其涉及一种鳍式场效应晶体管的形成方法。

背景技术：
MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。随着半导体技术的发展，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管（FinFET）是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的半导体鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于所述栅极结构两侧的鳍部内的源区和漏区。在鳍式场效应晶体管的制备过程中，通常会形成位于栅极两侧的侧墙。图1和图2是现有技术鳍式场效应晶体管的侧墙形成过程的结构示意图。请参考图1，提供半导体衬底100；刻蚀所述半导体衬底100形成凸出于所述半导体衬底100表面的鳍部101；形成覆盖所述半导体衬底100表面和部分所述鳍部101侧壁的隔离结构103；形成覆盖部分所述鳍部101的顶表面和侧壁的栅极102。请参考图2，形成覆盖所述鳍部101、所述栅极102和所述隔离结构103的侧墙材料层（未图示）；回刻蚀所述侧墙材料层，形成位于所述栅极102两侧的侧墙104。请继续参考图2，现有技术中通过回刻蚀工艺，去除覆盖所述鳍部101顶表面和侧壁、所述栅极102顶表面和所述隔离结构103表面的侧墙材料层，保留位于所述栅极102侧壁表面的侧墙材料层形成侧墙104。但由于所述鳍部101凸出于所述半导体衬底100表面，在所述鳍部101侧壁表面也会形成侧墙材料层，在回刻蚀工艺之后，并不能完全去除位于所述鳍部101两侧的侧墙材料层。在所述鳍部101的底部与所述隔离结构103的接触部分会形成残余侧墙材料105，影响后续形成的鳍式场效应晶体管的性能。其他有鳍式场效应晶体管中侧墙的形成方法还可以参考公开号为US2011/0198673A1的美国专利申请。

技术实现要素：
本发明解决的问题是现有技术鳍式场效应晶体管的侧墙的形成过程中在鳍部的底部残余侧墙材料。为解决上述问题，本发明提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有凸起的鳍部，位于所述鳍部上的栅极，所述栅极覆盖部分所述鳍部的顶部和侧壁；形成覆盖所述鳍部和所述栅极的侧墙材料层；对覆盖所述鳍部的侧墙材料层进行离子注入，形成改质侧墙材料层，所述改质侧墙材料层的刻蚀速率大于所述侧墙材料层的刻蚀速率；去除覆盖所述鳍部的改质侧墙材料层和位于所述栅极顶表面的侧墙材料层，形成位于所述栅极两侧的侧墙。可选的，所述离子注入的方向垂直于所述鳍部延伸的方向。可选的，所述离子注入的方向与所述半导体衬底平面的夹角为30度～70度。可选的，所述离子注入的注入离子为氧离子、氩离子、硼离子、氙离子、砷离子、硼离子、氦离子或者氢离子。可选的，所述离子注入的注入剂量为1015cm-2～1016cm-2。可选的，所述离子注入的注入能量为1KeV～10KeV。可选的，所述离子注入工艺过程中，所述半导体衬底背偏置。可选的，所述半导体衬底背偏置的功率为200W～400W。可选的，所述侧墙材料层的材料为氮化硅、氧化硅或者氮氧化硅。可选的，所述栅极的材料为多晶硅。可选的，去除覆盖所述鳍部的改质侧墙材料层和位于所述栅极顶表面的侧墙材料层的工艺为干法刻蚀。可选的，所述干法刻蚀工艺为反应离子刻蚀。可选的，还包括在所述栅极两侧的鳍部内形成源区和漏区。可选的，所述源区和漏区为嵌入式源区和漏区。可选的，所述嵌入式源区和漏区的材料为硅、锗硅或者碳化硅。可选的，所述嵌入式源区和漏区掺杂有N型或者P型杂质。可选的，还包括在形成源区和漏区之后，形成覆盖所述半导体衬底、鳍部和侧墙的介质层，所述介质层的顶表面与所述栅极的顶表面齐平。可选的，还包括在形成介质层之后，去除所述栅极，形成开口，所述开口暴露出部分所述鳍部的顶表面。可选的，还包括：在所述开口内形成高介电常数栅介质层，在所述高介电常数栅介质层上形成金属栅极。可选的，所述高介电常数栅介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。与现有技术相比，本发明技术方案具有以下优点：本发明实施例的鳍式场效应晶体管的形成方法中，在形成覆盖鳍部和栅极的侧墙材料层后，对覆盖所述鳍部的侧墙材料层进行离子注入，可以破坏所述鳍部两侧以及顶部的侧墙材料层的化学键，降低侧墙材料层的晶格质量，改变侧墙材料层的组分，形成改质侧墙材料层，可以使覆盖所述鳍部的改质侧墙材料层的刻蚀速率大于覆盖所述栅极的侧墙材料层的刻蚀速率。在后续回刻蚀侧墙材料层形成侧墙的工艺中，有利于将覆盖所述鳍部的改质侧墙材料层去除干净，仅在所述栅极两侧形成侧墙。进一步的，本实施例的鳍式场效应晶体管的形成方法中，对覆盖所述鳍部的侧墙材料层进行离子注入的方向垂直于所述鳍部的延伸方向，所述鳍部的延伸方向是指待形成鳍式场效应晶体管中从源区到漏区或者从漏区到源区的方向。由于所述离子注入的方向垂直于鳍部的延伸方向，因此所述离子注入过程中，离子更多的被注入到覆盖所述鳍部的侧墙材料层，而较少注入到位于所述栅极两侧的侧墙材料层，使得在覆盖所述鳍部的侧墙材料层的材料性能发生改变形成改质侧墙材料层，而对覆盖所述栅极的侧墙材料层的影响较小。进一步的，本实施例的鳍式场效应晶体管的形成方法中，对覆盖所述鳍部的侧墙材料层进行离子注入的过程中，所述半导体衬底背偏置。由于所述鳍部与所述半导体衬底的连接方式是一体的，所述半导体衬底被背偏置于负电位时，所述鳍部也被背偏置于负电位；而所述栅极与所述半导体衬底之间具有伪栅介质层，所述栅极的电位高于所述半导体衬底的电位，也高于所述鳍部的电位。在离子注入工艺过程中，带正电荷的注入离子更容易到达负电位的鳍部对覆盖所述鳍部的侧墙材料层进行离子注入，而较少到达处于较高电位的栅极对覆盖所述栅极的侧墙材料层进行离子注入。附图说明图1和图2是现有技术鳍式场效应晶体管的形成过程中部分步骤的结构示意图；图3至图8是本发明实施例的鳍式场效应晶体管的形成过程的结构示意图。具体实施方式由背景技术可知，现有技术鳍式场效应晶体管的侧墙的形成过程中在鳍部的底部会残余侧墙材料。本发明的发明人通过研究现有技术鳍式场效应晶体管中侧墙的形成工艺，请继续参考图1和图2，发现现有技术在形成覆盖所述鳍部101和所述栅极102的侧墙材料层后，直接对所述侧墙材料层进行回刻蚀形成侧墙104。但由于所述鳍部101凸出于所述半导体衬底100表面，且刻蚀通常为各向异性的干法刻蚀，因此在回刻蚀过程后，位于所述鳍部100两侧的侧墙材料层不能被完全去除，影响后续形成鳍式场效应晶体管的性能。进一步的，本发明的发明人研究了离子注入工艺对侧墙材料性能的影响，发现注入离子可以破坏侧墙材料的化学键，降低侧墙材料层的晶格质量，改变侧墙材料层的组分，进而改变侧墙材料的刻蚀速率。基于以上研究，本发明的发明人提出了一种鳍式场效应晶体管的形成方法，在形成覆盖鳍部和栅极的侧墙材料层后，对覆盖所述鳍部的侧墙材料层进行离子注入，形成改质侧墙材料层，可以使覆盖所述鳍部的改质侧墙材料层的刻蚀速率大于覆盖所述栅极的侧墙材料层的刻蚀速率，在后续回刻蚀侧墙材料层形成侧墙的工艺中，有利于将覆盖所述鳍部的改质侧墙材料层去除干净，仅在所述栅极两侧形成侧墙。下面结合附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚。图3至图8是本发明实施例的鳍式场效应晶体管的形成过程的结构示意图。请参考图3，提供半导体衬底200，所述半导体衬底200表面具有凸起的鳍部201，位于所述鳍部201上的栅极202，所述栅极202覆盖部分所述鳍部201的顶部和侧壁。所述半导体衬底200可以是硅或者绝缘体上硅（SOI），所述半导体衬底200也可以是锗、锗硅、砷化镓或者绝缘体上锗。本实施例中，所述半导体衬底200为硅衬底。所述半导体衬底200表面具有凸起的鳍部201，所述鳍部201与所述半导体衬底200的连接方式是一体的，例如所述鳍部201是通过对所述半导体衬底200刻蚀后所形成的凸起结构。本实施例中，还包括位于所述半导体衬底200表面，且覆盖部分所述鳍部201侧壁的隔离结构203，所述隔离结构203用于隔离所述半导体衬底200上的不同鳍部。本实施例中，所述隔离结构203为浅沟槽隔离结构（STI），所述浅沟槽隔离结构的材料为氧化硅，所述浅沟槽隔离结构的形成方法可以参考现有工艺，在此不再赘述。所述栅极202位于所述鳍部201上，覆盖部分所述鳍部201的顶部和侧壁，且覆盖部分所述隔离结构203。本实施例中所述栅极202的材料为多晶硅，所述栅极202作为伪栅极。本实施例中还包括位于所述半导体衬底200表面的伪栅介质层（未示出），所述栅极202位于所述伪栅介质层上。在后栅（gate-last）工艺中，后续去除所述伪栅极和伪栅介质层，再在原伪栅极和伪栅介质层的位置形成高介电常数栅介质层和位于所述高介电常数栅介质层上的金属栅极，形成高K金属栅结构（HKMG）结构，有利于提高晶体管的击穿电压，减小漏电流，提高晶体管性能。在其他实施例中，所述栅极与所述半导体衬底之间还具有栅介质层，所述栅极的材料为多晶硅，所述栅介质层的材料为氧化硅，所述栅极和栅介质层共同构成鳍式场效应晶体管的栅极结构。请参考图4，图4为图3沿AA1方向的剖面结构示意图，形成覆盖所述鳍部201和所述栅极202侧墙材料层204。具体的，采用物理气相沉积、化学气相沉积或者原子层沉积工艺形成覆盖所述鳍部201和所述栅极202的侧墙材料层204。本实施例中，采用原子层沉积工艺形成所述侧墙材料层204。原子层沉积工艺通过将气相前驱物脉冲交替地通入反应腔室，在沉积基底上化学吸附并反应，单层生长形成沉积薄膜，厚度可控性好，薄膜保形性好。由于后续的侧墙通过刻蚀所述侧墙材料层204形成，所述侧墙的宽度与所述侧墙材料层204的厚度相关，因此，采用原子层沉积工艺形成所述侧墙材料层204，有利于精确控制后续形成的侧墙的宽度。所述侧墙材料层204的厚度根据待形成侧墙的宽度和具体的工艺确定，所述侧墙材料层204的材料为氮化硅、氧化硅或者氮氧化硅。本实施例中，所述侧墙材料层204的厚度为50nm～500nm，所述侧墙材料层204的材料为氮化硅。请参考图5，图5为图3沿BB1方向的剖面结构示意图，对覆盖所述鳍部201的侧墙材料层204（参考图4）进行离子注入，形成改质侧墙材料层205，所述改质侧墙材料层205的刻蚀速率大于所述侧墙材料层204的刻蚀速率。。在形成覆盖所述鳍部201和所述栅极202（参考图4）的侧墙材料层204后，由于所述鳍部201凸出于所述半导体衬底200表面，所述侧墙材料层204不仅形成于所述栅极202的侧壁表面，也形成于所述鳍部201的侧壁表面。若采用现有技术回刻蚀所述侧墙材料层204，则在形成位于所述栅极202两侧的侧墙的同时，也会在所述鳍部201的底部残余侧墙材料，影响晶体管性能。因此，在本实施例中，通过对覆盖所述鳍部201的侧墙材料层204进行离子注入，破环所述侧墙材料层204的化学键，降低所述侧墙材料层204的晶格质量，改变所述侧墙材料层204的组分，形成改质侧墙材料层205，使覆盖所述鳍部201的改质侧墙材料层205的刻蚀速率大于覆盖所述栅极202的侧墙材料层204的刻蚀速率，有利于在后续回刻蚀工艺中将覆盖所述鳍部201的改质侧墙材料层205去除干净。本实施例中，对覆盖所述鳍部201的侧墙材料层204进行离子注入的方向垂直于所述鳍部201延伸的方向。所述鳍部201延伸的方向是指待形成鳍式场效应晶体管中从源区到漏区或者从漏区到源区的方向。由于所述离子注入的方向垂直于鳍部201延伸的方向，因此所述离子注入过程中，离子更多的被注入到覆盖所述鳍部201的侧墙材料层204，而较少注入到位于所述栅极202两侧的侧墙材料层204，使得覆盖所述鳍部201的侧墙材料层204的材料性能发生改变形成改质侧墙材料层205的同时，对覆盖所述栅极202的侧墙材料层204的影响较小。本实施例中，所述离子注入的方向垂直于所述鳍部201延伸的方向，且所述离子注入的方向与所述半导体衬底200平面的夹角为30度～70度。需要说明的是，在离子注入的过程中，可以在与所述鳍部201延伸方向垂直的平面内旋转注入角度，对所述鳍部201两侧的侧墙材料层204进行均匀注入。所述离子注入的注入离子为氧离子、氩离子、硼离子、氙离子、砷离子、硼离子、氦离子或者氢离子。所述离子注入的注入剂量为1015cm-2～1016cm-2，所述离子注入的注入能量为1KeV～10KeV。本实施例中，所述侧墙材料层204的材料为氮化硅，所述离子注入工艺的注入离子为氧离子，所述氧离子被注入氮化硅侧墙材料层后，不仅会破坏氮化硅材料中的氮-硅化学键，降低氮化硅材料的晶格质量，还会在氮化硅材料中引入氧元素，改变氮化硅材料的化学组分，形成改质侧墙材料层205。由于所述改质侧墙材料层205的晶格质量降低，化学组分变化，使得其刻蚀速率在后续的回刻蚀工艺中大于所述侧墙材料层204的刻蚀速率，可以被去除干净。另外，本实施例中，在对覆盖所述鳍部201的侧墙材料层进行离子注入的过程中，所述半导体衬底200背偏置（Backbias），背偏置功率为200W～400W。本实施例中，由于所述鳍部201与所述半导体衬底200的连接方式是一体的，所述鳍部201为通过对所述半导体鳍部200刻蚀后形成的凸起结构，因此在所述半导体衬底200被背偏置于负电位时，所述鳍部201也被背偏置于负电位；而所述栅极202与所述半导体衬底200之间具有伪栅介质层，因此所述栅极202的电位高于所述半导体衬底200的电位，也高于所述鳍部201的电位。在离子注入工艺过程中，带正电荷的注入离子更容易到达负电位的鳍部201，对覆盖所述鳍部201的侧墙材料层204进行离子注入，而较少到达处于较高电位的栅极202，对覆盖所述栅极202的侧墙材料层204进行离子注入。因此，在离子注入工艺过程中，对所述半导体衬底200背偏置有利于在对覆盖所述鳍部201的侧墙材料层204进行离子注入的同时，减小对覆盖所述栅极202的侧墙材料层204的影响。请参考图6，去除覆盖所述鳍部201的改质侧墙材料层205（参考图5）和位于所述栅极202顶表面的侧墙材料层204（参考图4），形成位于所述栅极202两侧的侧墙206。具体的，去除覆盖所述鳍部201的改质侧墙材料层205和位于所述栅极202顶表面的侧墙材料层204的工艺为干法刻蚀。本实施例中所述干法刻蚀工艺为反应离子刻蚀，所述反应离子刻蚀工艺采用CF4、CHF3和O2的混合气体。由于反应离子刻蚀工艺为各向异性刻蚀，具有较好的方向性，无需形成掩膜，回刻蚀工艺之后，仅位于所述栅极202两侧的侧墙材料层204保留形成侧墙206，位于所述栅极202顶表面的侧墙材料层204、覆盖所述鳍部201的改质侧墙材料层205以及其他区域的侧墙材料被去除。由于通过上述的离子注入步骤，覆盖所述鳍部201的改质侧墙材料层205的刻蚀速率大于覆盖所述栅极202的侧墙材料层204的刻蚀速率，更容易被去除，因此在刻蚀工艺后，覆盖所述鳍部201的改质侧墙材料层205可以被完全去除，不会有残留。请参考图7，图7为图6沿AA1方向的剖面结构示意图，在所述栅极202两侧鳍部201内形成源区和漏区207。本实施例中，所述源区和漏区207为嵌入式源区和漏区。所述嵌入式源区和漏区的形成工艺包括：去除所述栅极202两侧的部分鳍部201，形成凹槽（未图示）；在所述凹槽内选择性外延半导体材料，形成嵌入式源区和漏区。所述的选择性外延工艺可以为分子束外延（MBE）或者超高真空化学气相沉积（UHVCVD），所述半导体材料可以为硅、锗硅或者碳化硅，所形成的嵌入式源区和漏区的材料也为硅、锗硅或者碳化硅。当所述待形成鳍式场效应晶体管为NMOS晶体管时，所述嵌入式源区和漏区的材料为硅或者碳化硅，所述硅或者碳化硅掺杂有N型杂质；当所述待形成鳍式场效应晶体管为PMOS晶体管时，所述嵌入式源区和漏区的材料为硅或锗硅，所述硅或者锗硅掺杂有P型杂质。当所述嵌入式源区和漏区的材料为硅时，可以形成抬高的源区和漏区，使所述嵌入式源区和漏区的体积大于所述被刻蚀鳍部201的体积，有利于后续源区和漏区上导电插塞的形成，防止由于鳍部201的体积过小导致导电插塞与源区和漏区的接触不良。在NMOS晶体管中，当所述嵌入式源区和漏区的材料为碳化硅时，由于碳化硅的晶格常数小于硅的晶格常数，可以在NMOS鳍式场效应晶体管的沟道区域引入拉伸应力，提高电子迁移率；在PMOS晶体管中，当所述嵌入式源区和漏区的材料为锗硅时，由于锗硅的晶格常数大于硅的晶格常数，可以在PMOS晶体管的沟道区域引入压缩应力，提高空穴迁移率。在其他实施例中，也可以直接对所述栅极两侧的鳍部进行N型或P型离子注入，形成源区和漏区。请参考图8，形成覆盖所述半导体衬底200、鳍部201和侧墙206的介质层208，所述介质层208的顶表面与所述栅极202（参考图7）的顶表面齐平；去除所述栅极202，形成开口（未图示），所述开口暴露出部分所述鳍部201的顶表面；在所述开口内形成高介电常数栅介质层（未图示），在所述高介电常数栅介质层上形成金属栅极209。具体的，形成所述介质层208的工艺包括：形成覆盖所述半导体衬底200、鳍部201、栅极202和侧墙206的介质材料层（未图示），所述介质材料层的材料可以为氧化硅或者氮化硅；采用化学机械抛光工艺研磨所述介质材料层，直至暴露出所述栅极202的顶表面，形成与所述栅极202顶表面齐平的介质层208，所述介质层208起到电学隔离的作用。本实施中，所述栅极202为伪栅极，在后栅（gate-last）工艺中，栅介质层和栅电极层在源区和漏区形成之后形成，可以减小栅介质层和栅电极层的热预算，有利于获得理想的阈值电压，提高晶体管性能。本实施例中，所述半导体衬底200与所述栅极202之间还具有伪栅介质层，因此在去除所述栅极202的同时去除所述伪栅介质层，形成开口。所述开口暴露出部分所述鳍部201的顶表面，在所述开口内形成高介电常数栅介质层，在所述高介电常数栅介质层上形成金属栅极209。具体的，先在所述开口内形成高介电常数栅介质材料层，再在所述高介电常数栅介质材料层上形成金属栅材料层，所述金属栅材料层填充满所述开口，采用化学机械抛光工艺研磨所述金属栅材料层和所述高介电常数栅介质层，直至暴露出所述介质层208表面，形成高介电常数栅介质层和金属栅极209。形成所述高介电常数栅介质材料层和所述金属栅材料层的工艺为化学气相沉积或者原子层沉积，所述高介电常数栅介质层的材料为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种，所述金属栅材料层的材料为W、Al、Cu、Ti、Ta、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一种或几种。所述高介电常数栅介质层和金属栅极209结构，有利于提高晶体管的击穿电压，减小漏电流，提高晶体管性能。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。