晶体管的形成方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。

背景技术：

静态随机存储器(Static Random Access Memory，SRAM)作为存储器中的一员，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于电脑、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。

静态随机存储器的存储单元包括4T(晶体管)结构和6T(晶体管)结构。对于6T静态随机存储器的尺寸单元来说，包括：第一PMOS晶体管P1、第二PMOS晶体管P2、第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3以及第四NMOS晶体管N4。其中，所述P1和P2为上拉晶体管；所述N1和N2为下拉晶体管；所述N3和N4为传输晶体管。

现有技术为了在减小栅极尺寸的同时，抑制短沟道效应的产生，提出了一种高k金属栅(High K Metal Gate，简称HKMG)结构晶体管。在所述高k金属栅结构晶体管中，采用高k(介电常数)介质材料取代常规的氧化硅等材料作为晶体管的栅介质层，采用金属材料取代常规的多晶硅等材料作为晶体管的栅电极层。

而且，为了调节PMOS管和NMOS管的阈值电压，现有技术会在PMOS晶体管和NMOS晶体管的栅介质层表面形成功函数层(work function layer)。其中，PMOS晶体管的功函数层需要具有较高的功函数，而NMOS晶体管的功函数层需要具有较低的功函数。因此，在PMOS晶体管和NMOS晶体管中，需要采用材料不同的功函数层，以满足各自功函数调节的需求。

然而，由于PMOS晶体管和NMOS晶体管所需的功函数层材料不同，导致所形成的静态随机存储器的性能不稳定。

技术实现要素：

本发明解决的问题是提供一种晶体管的形成方法，能够简化晶体管的形 成过程，提高晶体管的可靠性和稳定性。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底，所述衬底具有第一有源区和第二有源区，所述衬底表面具有介质层，所述介质层内具有暴露出部分第一有源区和第二有源区表面的第一开口，所述第一开口的底部表面具有栅介质层；在所述介质层表面、以及第一开口的侧壁和底部表面形成第一功函数膜；对第一有源区的第一功函数膜进行功函数调节处理，使第一有源区的第一功函数膜转变成第二功函数膜，所述第二功函数膜与第一功函数膜的功函数不同；在所述功函数调节处理工艺之后，去除介质层表面的第一功函数膜和第二功函数膜，形成位于第一有源区的第二功函数层、以及位于第二有源区的第一功函数层；在所述功函数调解处理工艺之后，在所述第一开口内形成填充满所述第一开口的栅极层。

可选的，所述功函数调节处理工艺为离子注入工艺。

可选的，所述离子注入工艺的参数包括：剂量为1E15atoms/cm²～1E17atoms/cm²，能量为1Kev～3Kev。

可选的，所述第一功函数膜的材料为P型功函数材料，对所述第一有源区的第一功函数膜进行离子注入的离子为N型功函数材料离子。

可选的，所述第一功函数膜的材料为TiN；N型功函数材料离子包括铝离子、钛离子中的一种或两种。

可选的，对所述第一有源区的第一功函数膜进行离子注入的步骤包括：在第一功函数膜表面形成图形化层，所述图形化层暴露出第一有源区的第一功函数膜；以所述图形化层为掩膜，对所述第一有源区的第一功函数膜进行离子注入。

可选的，所述介质层表面的第一功函数膜和第二功函数膜在形成所述栅极层之前去除。

可选的，所述栅极层和所述栅介质层的形成步骤包括：在形成第一功函数膜之前，在所述介质层表面以及第一开口的侧壁和底部表面形成栅介质膜；在所述功函数调解处理工艺之后，在所述第一开口内以及介质层上形成填充满所述第一开口的栅极膜；平坦化所述栅极膜和栅介质膜，直至暴露出所述 介质层表面为止，形成栅极层和栅介质层。

可选的，还包括：在去除介质层表面的第一功函数膜和第二功函数膜之后，在所述第一功函数层和第二功函数层表面形成第三功函数膜；在形成栅极层之后去除介质层上的第三功函数膜，在第一开口内形成第三功函数层。

可选的，所述第一功函数膜的材料为P型功函数材料，所述第三功函数膜的材料为N型功函数材料；所述第一功函数膜的材料为N型功函数材料，所述第三功函数膜的材料为P型功函数材料。

可选的，所述第一功函数膜的材料为TiN，所述第三功函数膜的材料为TiAl。

可选的，还包括：在形成所述栅极层之前，在第一开口的侧壁和底部表面以及介质层上形成阻挡层；在所述阻挡层表面形成填充满所述第一开口的栅极层。

可选的，所述第一开口的形成步骤包括：在所述衬底的第一有源区和第二有源区表面形成伪栅极结构，所述伪栅极结构包括伪栅极层；在所述伪栅极结构两侧的衬底内形成源区和漏区；在形成所述源区和漏区之后，在所述衬底表面形成覆盖所述伪栅极结构侧壁的介质层，所述介质层表面与所述伪栅极结构的顶部表面齐平；去除所述伪栅极层，在所述介质层内形成第一开口。

可选的，所述源区和漏区的形成步骤包括：在所述伪栅极结构两侧的衬底内形成应力层；在所述应力层内掺杂P型离子或N型离子，形成源区和漏区。

可选的，所述伪栅极结构还包括位于伪栅极层和衬底之间的栅介质层；在去除所述伪栅极层之后，所述第一开口底部暴露出所述栅介质层。

可选的，还包括：在形成所述第一功函数膜之前，在所述栅介质层表面形成隔离层；在所述隔离层表面形成第一功函数膜；所述隔离层的材料为氮化钛。

可选的，所述衬底包括：基底、位于基底表面的第一鳍部和第二鳍部、 以及位于所述基底表面且覆盖部分第一鳍部和第二鳍部侧壁的隔离层；所述第一鳍部形成第一有源区；所述第二鳍部形成第二有源区。

可选的，所述第一有源区和第二有源区相邻且平行排列，衬底的相邻第一有源区和第二有源区之间具有隔离层相互隔离；所述第一开口横跨所述第一有源区和第二有源区。

可选的，还包括：在形成栅介质层之前，在所述第一开口的底部表面形成栅氧层。

可选的，所述栅介质层的材料为高k介质材料；在形成所述第一功函数膜之前，在所述介质层表面、以及第一开口的侧壁和底部表面形成栅介质层；在形成所述栅极层之后，去除所述介质层表面的栅介质层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的形成方法中，通过对第一有源区的第一功函数膜进行功函数调节处理，能够使所形成的第二功函数膜的功函数与第一功函数膜不同，使得所述第二功函数膜的功函数高于或低于所述第一功函数膜。通过去除介质层表面的第一功函数膜和第二功函数膜，能够在第一有源区形成第二功函数层，在第二有源区形成第一功函数层；当所述第一有源区和第二有源区用于形成的晶体管类型不同时，由于所述第一功函数层和第二功函数层的功函数不同，能够用于作为所述不同类型晶体管的功函数层。由于避免了刻蚀第一有源区或第二有源区的部分第一功函数膜的步骤，能够保证在进行功函数调节处理之后形成的第一功函数膜和第二功函数膜的位置和形状精确，能够避免第一功函数膜向第一有源区延伸或第二功函数膜向第二有源区延伸的问题。而且，由于避免了刻蚀第一有源区或第二有源区的部分第一功函数膜的步骤，能够避免位于第一功函数膜底部的材料层受到损伤。因此，所形成的晶体管的性能稳定，以所述晶体管形成的半导体器件的失配问题得到抑制。

进一步，所述功函数调节处理工艺包括离子注入工艺。当所述第一功函数膜的材料为P型功函数材料，且所述第一功函数膜用于形成第二有源区的功函数层时，对所述第一有源区的第一功函数膜进行离子注入的离子为N型功函数材料离子，例如铝离子。所述N型功函数离子能够拉低第一功函数膜 的功函数，使得第一有源区形成的第二功函数膜的功函数低于第一功函数膜，则所述第二功函数膜能够用于形成NMOS晶体管的功函数层，第一功函数膜能够用于形成PMOS晶体管的功函数层。

进一步，在去除介质层表面的第一功函数膜和第二功函数膜之后，在所述第一功函数层和第二功函数层表面形成第三功函数膜；而且，当所述第一功函数膜的材料为P型功函数材料时，所述第三功函数膜的材料为N型功函数材料；当所述第一功函数膜的材料为N型功函数材料时，所述第三功函数膜的材料为P型功函数材料。所述第三功函数膜用于与第二功函数膜共同形成第一有源区的功函数层；同时，通过调节第一功函数膜与第三功函数膜的厚度，能够对第二有源区的功函数进行调节，使第一功函数膜与第三功函数膜的功函数适应于第二有源区形成的晶体管。

附图说明

图1至图4是本发明实施例的一种晶体管的形成过程的剖面结构示意图；

图5至图16是本发明实施例的另一种晶体管的形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，现有技术静态随机存储器的性能不稳定。

经过研究发现，由于静态随机存储器的存储单元包括PMOS晶体管和NMOS晶体管，而所述PMOS晶体管和NMOS晶体管所需的功函数层材料不同，因此，在静态随机存储器的存储单元的形成过程中，需要在形成PMOS晶体管中的功函数层之后，再形成NMOS晶体管中的功函数层，或者在形成NMOS晶体管中的功函数层之后，再形成PMOS晶体管中的功函数层。然而随着静态随机存储器的器件密度提高，形成于NMOS晶体管中的功函数层容易向PMOS晶体管中延伸，或者形成于PMOS晶体管中的功函数层向NMOS晶体管中延伸，使得所形成的静态随机存储器的性能不稳定，使得上拉晶体管和下拉晶体管之间容易发生失配，具体请参考图1至图4，图1至图4是本发明实施例的一种晶体管的形成过程的剖面结构示意图。

请参考图1和图2，图2是图1沿AA’方向的剖面结构示意图，提供衬底 100，所述衬底100具有相邻且平行排列的PMOS区110和NMOS区120，所述PMOS区110和NMOS区120之间具有隔离层101相互隔离，所述衬底100表面具有介质层102，所述介质层102内具有暴露出部分PMOS区110和NMOS区120表面的开口103，所述开口103横跨所述PMOS区110、NMOS区120和隔离层101表面；在所述介质层102表面以及开口103的侧壁和底部表面形成高k栅介质层104；在所述高k栅介质层104表面形成覆盖层105；在所述覆盖层105表面形成P型功函数层106。

请参考图3，图3与图2的剖面方向一致，在所述P型功函数层106表面形成图形化的光刻胶层107，所述图形化的光刻胶层107暴露出NMOS区120和部分隔离层101表面的P型功函数层106；以所述图形化的光刻胶层107为掩膜，刻蚀去除NMOS区的P型功函数层106。

请参考图4，图4与图3的剖面方向一致，在刻蚀去除NMOS区的P型功函数层106之后，去除图形化的光刻胶层107；在去除图形化的光刻胶层107之后，在高k栅介质层104和P型功函数层106表面形成N型功函数层108。

随着晶体管的尺寸不断缩小，所形成的P型功函数层106和N型功函数层108的厚度也相应减薄，为了减少刻蚀P型功函数层106的工艺对覆盖层105的损伤和消耗，刻蚀去除NMOS区的P型功函数层106的刻蚀工艺为各向同性的湿法刻蚀工艺。然而，由于所述各向同性的湿法刻蚀工艺在各个方向上的刻蚀速率均一，在垂直于衬底100表面的方向上进行刻蚀的同时，还会在平行于衬底100表面的方向上进行刻蚀。

随着静态随机存储器的器件密度提高，所述相邻的PMOS区110和NMOS区120之间距离较小，而所述横跨所述PMOS区110、NMOS区120和隔离层101表面，则所述P型功函数层110覆盖开口103底部相邻的PMOS区110和NMOS区120的表面以及隔离层101表面。由于所述各向同性的刻蚀工艺能够在平行于衬底100表面的方向上进行刻蚀，在刻蚀NMOS区120的P型功函数层106时，容易在PMOS区110中，将相邻于NMOS区120的部分P型功函数层106刻蚀去除；而且，为了能够完全去除NMOS区120的P型功函数层106，在刻蚀暴露出覆盖层105之后，还需要进行一定的过刻蚀，然而， 所述过刻蚀会消耗部分厚度的覆盖层105，使NMOS区120和PMOS区110的覆盖层105厚度不一致，如图3中的区域A所示。当后续形成N型功函数层108时，所述N型功函数层108容易覆盖部分PMOS区110，如图4中的区域B所示。从而，PMOS区110形成的PMOS晶体管与NMOS区120形成的NMOS晶体管之间发生失配，则所形成的静态随机存储器的性能不良、稳定性变差。

为了解决上述问题，本发明提供一种晶体管的形成方法。所述晶体管的形成方法包括：提供衬底，所述衬底具有第一有源区和第二有源区，所述衬底表面具有介质层，所述介质层内具有暴露出部分第一有源区和第二有源区表面的第一开口，所述第一开口的底部表面具有栅介质层；在所述介质层表面、以及第一开口的侧壁和底部表面形成第一功函数膜；对第一有源区的第一功函数膜进行功函数调节处理，使第一有源区的第一功函数膜转变成第二功函数膜，所述第二功函数膜与第一功函数膜的功函数不同；在所述功函数调节处理工艺之后，去除介质层表面的第一功函数膜和第二功函数膜，形成位于第一有源区的第二功函数层、以及位于第二有源区的第一功函数层；在所述功函数调解处理工艺之后，在所述第一开口内形成填充满所述第一开口的栅极层。

其中，通过对第一有源区的第一功函数膜进行功函数调节处理，能够使所形成的第二功函数膜的功函数与第一功函数膜不同，使得所述第二功函数膜的功函数高于或低于所述第一功函数膜。通过去除介质层表面的第一功函数膜和第二功函数膜，能够在第一有源区形成第二功函数层，在第二有源区形成第一功函数层；当所述第一有源区和第二有源区用于形成的晶体管类型不同时，由于所述第一功函数层和第二功函数层的功函数不同，能够用于作为所述不同类型晶体管的功函数层。由于避免了刻蚀第一有源区或第二有源区的部分第一功函数膜的步骤，能够保证在进行功函数调节处理之后形成的第一功函数膜和第二功函数膜的位置和形状精确，能够避免第一功函数膜向第一有源区延伸或第二功函数膜向第二有源区延伸的问题。而且，由于避免了刻蚀第一有源区或第二有源区的部分第一功函数膜的步骤，能够避免位于第一功函数膜底部的材料层受到损伤。因此，所形成的晶体管的性能稳定， 以所述晶体管形成的半导体器件的失配问题得到抑制。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图5至图16是本发明实施例的晶体管的形成过程的剖面结构示意图。

请参考图5和图6，图6是图5沿BB’方向的剖面结构示意图，提供衬底200，所述衬底200具有第一有源区201和第二有源区202，所述衬底200表面具有介质层203，所述介质层203内具有暴露出部分第一有源区201和第二有源区202表面的第一开口204。

所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化硅或砷化镓等)。本实施例中，所述衬底200为硅衬底。

在本实施例中，所述第一有源区201用于形成NMOS晶体管，所述第二有源区202用于形成PMOS晶体管。所述第一有源区201和第二有源区202相邻且平行排列，衬底200的相邻第一有源区201和第二有源区202之间具有隔离层206相互隔离。

在本实施例中，所述第一有源区201形成的晶体管作为SRAM器件的下拉晶体管，所述第二有源区202形成的晶体管作为SRAM器件的下拉晶体管；所述相邻的第一有源区201和第二有源区202之间的距离为50纳米～60纳米。

在本实施例中，所形成的晶体管的栅极结构为高k金属栅(High K Metal Gate，简称HKMG)结构，即以高K介质材料形成栅介质层，以金属材料形成栅极层；所述晶体管采用后栅(Gate Last)工艺形成，首先需要形成伪栅极结构，以及为晶体管的栅极结构占据空间位置。

所述第一开口204的形成步骤包括：在所述衬底200的第一有源区201和第二有源区202表面形成伪栅极结构，所述伪栅极结构包括伪栅极层；在所述伪栅极结构两侧的衬底200内形成源区和漏区；在形成所述源区和漏区之后，在所述衬底200表面形成覆盖所述伪栅极结构侧壁的介质层203，所述介质层203表面与所述伪栅极结构的顶部表面齐平；去除所述伪栅极层，在所述介质层内形成第一开口204。

在本实施例中，所述伪栅极结构横跨所述第一有源区201、第二有源区202和所述隔离层203，因此，所形成的第一开口204也横跨所述第一有源区201、第二有源区202和隔离层203。

所述伪栅极结构还包括：位于伪栅极层侧壁表面的侧墙；所述侧墙用于定义源区和漏区与伪栅极层之间的距离；所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。

所述伪栅极结构还能够包括位于衬底表面的栅氧层，所述伪栅极层位于所述栅氧化层表面；所述栅氧层的材料为氧化硅；所述栅氧层用于在去除伪栅极层的过程中，保护衬底200表面。在本实施例中，在去除所述伪栅极层之后，去除所述栅氧层。

在另一实施例中，所述伪栅极结构还包括位于栅氧层和伪栅极层之间的栅介质层，所述栅介质层的材料为高k介质材料(介电常数大于3.9)；在去除所述伪栅极层之后，暴露出所述栅介质层，所形成的第一开口的底部表面具有栅介质层。

在本实施例中，所述源区和漏区的形成步骤包括：在所述伪栅极结构两侧的衬底200内形成应力层205；在所述应力层205内掺杂P型离子或N型离子，形成源区和漏区。

所述应力层205的形成步骤包括：在所述伪栅极结构两侧的衬底200内形成第二开口；采用选择性外延沉积工艺在所述第二开口内形成填充满所述第二开口的应力层205，所述应力层205的表面高于或齐平于所述衬底200表面。

其中，位于第一有源区201的应力层205材料为碳化硅，位于第二有源区202的应力层205材料为硅锗。位于第一有源区201的应力层205侧壁垂直于衬底200表面，位于第二有源区202的应力层205侧壁与衬底200表面呈“Σ”形，且所述应力层205的侧壁具有向伪栅极层底部的衬底200延伸的顶点。在应力层205内掺杂P型离子或N型离子的工艺能够为原位掺杂工艺或离子注入工艺。

在本实施例中，所形成的晶体管为鳍式场效应晶体管；所述衬底200包 括：基底、位于基底表面的第一鳍部和第二鳍部、以及位于所述基底表面且覆盖部分第一鳍部和第二鳍部侧壁的隔离层206；所述第一鳍部形成第一有源区201；所述第二鳍部形成第二有源区202。其中，所述基底、第一鳍部和第二鳍部的材料为多晶硅，所述隔离层206的材料为氧化硅；所述第一鳍部和第二鳍部平行排列，且相邻第一鳍部和第二鳍部之间的距离为50纳米～60纳米；所述第一鳍部的宽度为10纳米～20纳米；所述第二鳍部的宽度为10纳米～20纳米；本实施例中，所述第一鳍部和第二鳍部的宽度为14纳米。在其它实施例中，所述衬底200的表面平坦，所形成的晶体管为平面晶体管。

请参考图7，图7与图5的剖面方向一致，在所述介质层203表面、以及第一开口204的侧壁和底部表面形成栅介质膜205。

所述栅介质膜205的材料为高k介质材料；所述高k介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝；所述栅介质膜205的材料工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述栅介质膜205的厚度为

在本实施例中，所述第一开口204暴露出第一有源区201(如图5所示)和第二有源区202(如图5所示)的衬底200表面以及隔离层203(如图5所示)表面，则所述栅介质膜205覆盖第一有源区201和第二有源区202的衬底200表面以及隔离层203表面。

在一实施例中，在形成所述栅介质膜205之前，还能够在所述第一开口204的底部表面形成栅氧层，在所述栅氧层表面形成所述栅介质膜205；所述栅氧层的材料为氧化硅，所述栅氧层的形成工艺能够为热氧化工艺或湿法氧化工艺；所述栅氧层用于提高所述栅介质膜205与衬底200之间的结合强度。

在另一实施例中，所述伪栅极结构包括位于伪栅极层和衬底200之间的栅介质层，则无需在去除伪栅极层之后，形成所述栅介质膜205。

在本实施例中，在形成所述第一功函数膜之前，还包括在所述栅介质膜205表面形成隔离层206。所述隔离层206用于防止后续形成的栅极层的材料向所述栅介质膜205内扩散，以此保证所述栅介质膜205的介电系数稳定， 使所形成的晶体管性能稳定。所述隔离层206的材料为氮化钛、氮化钽中的一种或两种组合；所述隔离层206的形成工艺化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述隔离层206的厚度为

请参考图8，图8与图5的剖面方向一致，在所述隔离层206表面形成第一功函数膜207。

在本实施例中，所述第一功函数膜207用于形成PMOS晶体管的功函数层，所述第一功函数膜207的材料具有较高的功函数；相应的，所述第一公函膜207不适于作为NMOS晶体管的功函数层。在本实施例中，所述第一有源区201用于形成NMOS晶体管，所述第二有源区202用于形成PMOS晶体管，因此，需要调整位于第一有源区201的第一功函数膜207的功函数，以使调整后位于第一有源区201的第一功函数膜207适于形成NMOS晶体管。

所述第一功函数膜207的材料为TiN；所述第一功函数膜207的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述第一功函数膜207的厚度为所述第一功函数膜207的厚度不宜过厚，否则不利于缩小晶体管的尺寸；而所述第一功函数膜207的厚度也不宜过薄否则不足以调节PMOS晶体管的阈值电压。

本实施例中的第一功函数膜207形成工艺为原子层沉积工艺；采用原子层沉积工艺能够形成具有良好的覆盖能力的第一功函数膜207，所述第一功函数膜207能够与第一开口204的侧壁和底部表面紧密贴合，并能够良好的覆盖与第一鳍部和第二鳍部的侧壁和顶部表面；而且，原子层沉积工艺能够使所形成的第一功函数膜206的厚度均匀，使PMOS晶体管的阈值电压调节能力稳定易控。

请参考图9，图9与图6的剖面方向一致，对第一有源区201的第一功函数膜207进行功函数调节处理，使第一有源区201的第一功函数膜207转变成第二功函数膜208，所述第二功函数膜208与第一功函数膜207的功函数不同。

在本实施例中，由于所形成的晶体管用于构成SRAM器件，因此所形成的晶体管密度较高，相邻第一有源区201和第二有源区202之间的间距较小。 由于所述第一功函数膜207适于作为PMOS晶体管的功函数层，而不适于作为NMOS晶体管的功函数层，因此需要对第一有源区201的第一功函数膜207进行调整。

若采用刻蚀工艺去除第一有源区201的第一功函数膜207，基于所述第一功函数膜207的厚度较薄，且所述第一功函数膜207覆盖于第一开口204的侧壁和底部表面、以及第一鳍部的侧壁和顶部表面，去除第一功函数膜207的工艺为湿法刻蚀工艺。然而，由于和湿法刻蚀工艺为各向同性的刻蚀工艺，且第一有源区201和第二有源区之间的距离较小，在去除第一有源区201的第一功函数膜207时，还容易去除第二有源区202衬底200表面的部分第一功函数膜207，则后续形成适于NMOS晶体管的功函数膜时，所述NMOS晶体管的功函数膜还会覆盖部分第二有源区202的衬底200表面，从而造成第二有源区202形成的PMOS晶体管的阈值电压不稳定，且所形成的NMOS晶体管和PMOS晶体管容易发生失配问题，所形成的SRAM器件性能不良。

为了上述问题，在本实施例中，对第一有源区201的第一功函数膜207进行功函数调节处理，使第一有源区201的第一功函数膜207转变成第二功函数膜208，从而避免了刻蚀第一有源区201的第一功函数膜207的步骤，以此能够保证经过功函数调节处理的第一功函数膜207和第二功函数膜208的位置和形状精确，以此保证所形成的晶体管性能稳定，所形成的SRAM器件的性能改善。

本实施例中，所述功函数调节处理工艺包括离子注入工艺。对所述第一有源区201的第一功函数膜207进行离子注入的步骤包括：在第一功函数膜207表面形成图形化层209，所述图形化层209暴露出第一有源区201的第一功函数膜207；以所述图形化层209为掩膜，对所述第一有源区201的第一功函数膜207进行离子注入。

其中，所述图形化层209为图形化的光刻胶层；所述图形化的光刻胶层的形成步骤包括：在第一功函数膜207表面涂布光刻胶膜；对所述光刻胶膜进行曝光显影以图形化，去除第一有源区201的光刻胶膜。在形成所述光刻胶膜之前，还能够在所述第一功函数膜207表面形成底层抗反射层，所述底层抗反射层的表面平坦。

所述离子注入工艺的参数包括：剂量为1E15atoms/cm²～1E17atoms/cm²，能量为1Kev～3Kev。

通过调节所述离子注入工艺的能量能够控制注入离子的深度；由于所述第一功函数膜207的厚度较薄，因此所述离子注入工艺的深度不宜过大，否则容易将离子注入隔离层206或栅介质膜205内。所述离子注入的角度垂直于第一鳍部和第二鳍部的顶部表面，使得离子区域的区域与所述图形化层209暴露出的区域一致，从而能够使第二功函数膜208的位置和形状准确，能够避免第二功函数膜208向第二有源区202延伸。

在本实施例中，所述第一功函数膜207的材料为P型功函数材料，对所述第一有源区201的第一功函数膜207进行离子注入的离子为N型功函数材料离子；所述N型功函数材料离子为具有较低功函数的材料离子，例如铝离子、钛离子中的一种或两种。

在本实施例中，所述功函数调节处理工艺所注入的离子为铝离子；由于铝的功函数较低，在第一功函数膜207内注入铝离子，能够使所形成的第二功函数膜208的功函数低于第一功函数膜207，则所形成的第二功函数膜208适于在第一有源区201用于形成NMOS晶体管。在其它实施例中，所注入的离子还能够为其它N型功函数材料离子。

请参考图10、图11和图12，图11是图10沿BB’方向的剖面结构示意图，图12是图10沿CC’方向的剖面结构示意图，在所述功函数调节处理工艺之后，去除靠近第一开口204顶部侧壁表面的第一功函数膜207(如图9所示)和第二功函数膜208(如图9所示)、以及位于介质层203表面的第一功函数膜207和第二功函数膜208，形成位于第一有源区201的第二功函数层208a、以及位于第二有源区202的第一功函数层207a。

在本实施例中，在形成后续的栅极层之前，去除靠近第一开口204顶部侧壁表面的第一功函数膜207和第二功函数膜208、以及位于介质层203表面的第一功函数膜207和第二功函数膜208，以此增大所述第一开口204顶部的尺寸，使后续在所述第一开口204内填充栅极膜的工艺容易进行，使填充于 第一开口204内的栅极膜内部致密均匀。在其它实施例中，还能够仅去除靠近第一开口204顶部侧壁表面的第一功函数膜207或第二功函数膜208。

形成所述第二功函数层208a和第一功函数层207a的步骤包括：在所述第一开口204内形成牺牲层，所述牺牲层的表面低于所述介质层203表面；以所述牺牲层为掩膜，采用湿法刻蚀工艺刻蚀所述第一功函数膜207和第二功函数膜208，形成所述第一功函数层207a和第二功函数层208a；在所述湿法刻蚀工艺之后，去除所述牺牲层。

其中，所述湿法刻蚀工艺的刻蚀液为SC-1溶液和SC-2溶液；所述SC-1溶液包括氨水、双氧水和水，其中，氨水和双氧水的体积比为1:20～60:100，双氧水和水的体积比为60:100～1:300，SC-1溶液用于去除杂质颗粒或有机物；所述SC-2溶液包括氯化氢、双氧水和水，其中，氯化氢和双氧水的体积比为1:1～2:6，双氧水和水的体积比为2:6～1:12，所述SC-2溶液用于去除金属。

请参考图13和14，图13与图11的剖面方向一致，图14与图12的方向一致，在所述第一功函数层207a和第二功函数层208a表面形成第三功函数膜210。

在本实施例中，所述第一有源区201用于形成NMOS晶体管，所述第三功函数膜210用于在第一有源区201用于作为NMOS晶体管的功函数层。所述第三功函数膜210的材料为N型功函数材料，所述第三功函数层210的功函数较低。

在本实施例中，的第三功函数膜210材料为TiAl；所述第三功函数膜210的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；所述第三功函数膜210的厚度为

在其它实施例中，当所述第一有源区201用于形成PMOS晶体管，所述第三功函数膜210的材料为P型功函数材料。

在所述第一有源区201，所述第一开口204内具有第二功函数层208a和第三功函数膜210，则所述第二功函数层208a和第三功函数膜210的总功函数需要较低，以满足NMOS晶体管的工艺需要。具体的，通过调节所述第二 功函数层208a和第三功函数膜210之间的厚度比例，能够调节第二功函数层208a和第三功函数膜210的总功函数。

在所述第二有源区202，所述第一开口204内具有第一功函数层207a和第三功函数膜210，则所述第一功函数层207a和第三功函数膜210的总功函数需要较高，以满足PMOS晶体管的工艺需要。具体的，通过调节所述第一功函数层207a和第三功函数膜210之间的厚度比例，能够调节第一功函数层207a和第三功函数膜210的总功函数。

在形成所述第三功函数膜210之后，在所述第一开口204内形成填充满所述第一开口204的栅极层。以下将对栅极层和栅介质层的形成步骤进行说明。

请参考图15和图16，图15与图11的剖面方向一致，图16与图12的剖面方向一致，在所述第一开口204(如图13和图14所示)内以及介质层203上形成填充满所述第一开口204的栅极膜211。

在形成所述栅极膜211之前，在第一开口204的侧壁和底部表面以及介质层203上形成阻挡层；在所述阻挡层表面形成填充满所述第一开口204的栅极层。所述阻挡层用于放置所述栅极膜211的材料向第一功函数层207a、第二功函数层208a和第三功函数膜210内扩散，保证了所述第一功函数层207a、第二功函数层208a和第三功函数膜210的功函数稳定；此外，所述阻挡层212还能够作为后续平坦化所述栅极膜211的停止层。所述阻挡层的材料为氮化钛、氮化钽中的一种或两种；所述阻挡层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。

所述栅极膜211的材料为金属；所述金属包括钨、铝、铜、钛、银、金、铅或镍；所述栅极膜211的形成工艺为物理气相沉积工艺、化学气相沉积工艺、电镀工艺或化学镀工艺。

在形成所述栅极膜211之后，还包括：平坦化去除所述栅极膜211、第三功函数膜210和栅介质膜205，直至暴露出所述介质层203表面为止，形成栅极层、第三功函数层和栅介质层。所述平坦化工艺为化学机械抛光工艺。

在其它实施例中，还能够在采用平坦化工艺去除介质层表面的栅极膜之 后，采用刻蚀工艺去除介质层表面的第三功函数膜和栅介质膜，在第一开口内形成第三功函数层和栅介质层。

综上，本实施例中，通过对第一有源区的第一功函数膜进行功函数调节处理，能够使所形成的第二功函数膜的功函数与第一功函数膜不同，使得所述第二功函数膜的功函数高于或低于所述第一功函数膜。通过去除介质层表面的第一功函数膜和第二功函数膜，能够在第一有源区形成第二功函数层，在第二有源区形成第一功函数层；当所述第一有源区和第二有源区用于形成的晶体管类型不同时，由于所述第一功函数层和第二功函数层的功函数不同，能够用于作为所述不同类型晶体管的功函数层。由于避免了刻蚀第一有源区或第二有源区的部分第一功函数膜的步骤，能够保证在进行功函数调节处理之后形成的第一功函数膜和第二功函数膜的位置和形状精确，能够避免第一功函数膜向第一有源区延伸或第二功函数膜向第二有源区延伸的问题。而且，由于避免了刻蚀第一有源区或第二有源区的部分第一功函数膜的步骤，能够避免位于第一功函数膜底部的材料层受到损伤。因此，所形成的晶体管的性能稳定，以所述晶体管形成的半导体器件的失配问题得到抑制。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。