技术特征：
1.一种半导体封装件，其特征在于，包括：一导线架，包括一芯片座；一半导体芯片，设于该芯片座上；一第一电容介电层，形成于该芯片座上并与该半导体芯片并排地配置；一第一电容导电层，形成于第一电容介电层上，且与该半导体芯片电性连接；一第二电容介电层，形成于该第一电容导电层上且包括一介电包覆部，该介电包覆部包覆该第一电容导电层的一外侧面；一第二电容导电层，形成于该第二电容介电层上，其中，该第二电容导电层从该介电包覆部的外侧延伸至该芯片座；以及一封装体，包覆该半导体芯片、该第一电容导电层及该第一电容介电层。2.如权利要求1所述的半导体封装件，其特征在于，更包括：一第三电容介电层，形成于该第二电容导电层上且包括一介电包覆部，该第三电容介电层的该介电包覆部包覆该第二电容导电层的一外侧面，该第二电容导电层的该外侧面与该第一电容导电层的该外侧面相对；以及一第三电容导电层，形成于该第三电容介电层上；其中，该第三电容导电层从该第三电容介电层的该介电包覆部的外侧延伸至该第一电容导电层。3.如权利要求1所述的半导体封装件，其特征在于，该封装体的一下表面与该芯片座的一下表面实质上对齐。4.如权利要求2所述的半导体封装件，其特征在于，该芯片座、该第一电容介电层与该第一电容导电层构成一第一电容元件,该第一电容导电层、该第二电容介电层与该第二电容导电层构成一第二电容元件,而该第二电容导电层、该第三电容介电层与该第三电容导电层构成一第三电容元件。5.一种半导体封装件，其特征在于，包括：一导线架，包括一芯片座；一半导体芯片，设于该芯片座上；一电感介电层，直接地形成于该芯片座的上表面上，以与该半导体芯片并排地配置；一电感导电层，形成于该电感介电层上并与该半导体芯片电性连接，且该电感导电层的一第一端延伸至该芯片座上；以及一封装体，包覆该半导体芯片、该电感导电层及该电感介电层。6.如权利要求5所述的半导体封装件，其特征在于，该电感导电层从呈螺旋状地延伸，该电感导电层的该第一端螺旋状的外端，而该电感导电层的一第二端螺旋状的内端。7.一种半导体封装件的制造方法，其特征在于，包括：提供一导线架，该导线架包括一芯片座；形成一第一电容介电层于该芯片座上；形成一第一电容导电层于该第一电容介电层上；形成一第二电容介电层于该第一电容导电层上，其中该第二电容介电层包括一介电包覆部，该介电包覆部包覆该第一电容导电层的一端；形成一第二电容导电层于该第二电容介电层上，其中该第二电容导电层从该介电包覆部延伸至该芯片座；设置一半导体芯片于该芯片座上，其中该半导体芯片与该第一电容介电层并排地配置，并与该第一电容导电层电性连接；形成一封装体包覆该芯片座、该半导体芯片、该第一电容导电层及该第一电容介电层；以及形成一切割道经过该封装体。8.如权利要求7所述的制造方法，其特征在于，更包括：形成一第三电容介电层于该第二电容导电层上，其中该第三电容介电层包括一介电包覆部，该第三电容介电层的该介电包覆部包覆该第二电容导电层的一端，该第二电容导电层的该端与该第一电容导电层的由所述第二电容介电层的介电包覆部包覆的一端相对；以及形成一第三电容导电层于该第三电容介电层上，其中该第三电容导电层从该第三电容介电层的该介电包覆部延伸至该第一电容导电层。9.如权利要求7所述的制造方法，其特征在于，于形成该第一电容导电层的步骤由一印刷网版形成；于形成该第二电容导电层的步骤中包括：位移该印刷网版，使该第二电容导电层从该介电包覆部延伸至该芯片座。10.一种半导体封装件的制造方法，其特征在于，包括：提供一导线架，该导线架包括一芯片座；形成一电感介电层于该芯片座上；形成一电感导电层于该电感介电层上，其中该电感导电层的一第一端延伸至该芯片座上；设置一半导体芯片于该芯片座上，以与该电感介电层并排地配置，并与该电感导电层电性连接；形成一封装体包覆该半导体芯片、该电感导电层及该电感介电层；以及形成一切割道经过该封装体。