一种纳米薄膜忆阻器及其制备方法与流程

本发明属于微电子技术领域，特别是一种纳米薄膜忆阻器及其制备方法。

背景技术：

忆阻器，又称记忆电阻，是继电阻、电容和电感进入主流电子领域后的第四种基本无源电路元件，由于其像可变电阻那样，能够 “记住”两端电压，通过改变两端电压而改变通过的电流大小。因此，忆阻器实际上就是一种有记忆功能的非线性电阻，可以用作存储元件。

早在1971 年，美国加州大学伯克利分校的华裔科学家蔡少棠教授在研究电荷、电流、电压和磁通量之间的关系时，从电路理论上揭示了忆阻器的存在。忆阻器这一概念提出近40年以后，在对阻变存储器广泛研究的基础上，真正的忆阻器件才于2008年被惠普公司发现，工作发表在Nature期刊上，引起学术界和工业界的轰动。对已有的忆阻器件及系统的研究表明，忆阻系统涉及的材料体系非常丰富，也蕴涵着复杂的物理化学机制。最近蔡少棠再次给忆阻系统重新定义，认为凡是能够实现类似Lissajous曲线的阻变系统都应归属于忆阻器。忆阻器的一个典型的特征是，在电场作用下，系统可以通过阻态的改变来反映外场加载的历史，因此具有“记忆”功能，并且将此特点作为忆阻器件或系统的一个基本的判据，使“忆阻器件阻态随外场的响应”成为与“电量与磁通量”的关系同等重要的地位，这成为了忆阻器件的一个重要的判断标准。

忆阻器作为一种全新的存储概念，相关的研究正处于蓬勃发展中，缺乏高质量忆阻器材料体系和与微电子工艺兼容的大规模忆阻器制造技术，成为制约忆阻器发展的一个瓶颈。

原子层沉积（ALD）本质上是一种特殊的化学气相沉积（CVD）方法，是将气相前驱体脉冲交替地通入反应室，并在沉积基体上发生表面化学吸附反应，从而形成薄膜的方法。前驱体在表面的化学吸附具有自限制性和自饱和性的特点，因此可通过反应的循环次数来控制薄膜的厚度。相对于传统沉积工艺而言，原子层沉积，是低温生长工艺，可对膜厚精确调控在纳米、亚纳米量级，并且具有优异的三维共形性和大面积均匀性，国际半导体工业协会（ITRS）将ALD与金属有机化学气相沉积、等离子体增强化学气相沉积并列作为与微电子工艺兼容的生长技术，已经用于CMOS器件中栅介质二氧化铪基超薄膜的制备。

由于忆阻器对电阻的时间记忆特性，使其在模拟分析、集成电路设计、多态存储器等众多领域具有广阔的应用前景。因此，已经成为类脑计算、神经网络等人工智能领域新的研究热点。开发高质量忆阻器材料体系和制备工艺是本技术领域的关键所在。

技术实现要素：

本发明提供一种纳米薄膜忆阻器及其制备方法，忆阻器结构在脉冲电压作用下，还表现出优异的模拟神经突触的学习与记忆功能；同时通过ALD工艺，可方便调控耦合双层氧化物中氧空位的含量。

本发明所采用的技术方案是：一种纳米薄膜忆阻器，包括衬底，所述的衬底之上依次为下电极、记忆存储层、上电极；所述的记忆存储层从下至上依次由由氧化铝层、氧化锌/氧化铪或者氧化铪/氧化铝所构成的耦合双层薄膜。

进一步，所述的纳米薄膜忆阻器，其特征在于，所述的衬底为SiO₂/Si基片。

进一步，所述的下电极为氮化钛。

进一步，所述的下电极的厚度为30-200nm。

进一步，所述的上电极为导电金属、金属合金或导电金属化合物。

进一步，所述的上电极的厚度为50-200nm。

进一步，所述的导电金属为Al、Ti、Ni、Ru、Cu、Ag、W、Au或Pt；所述金属合金为Pt/Ti合金、Cu/Ti合金、Cu/Au合金、或Cu/Al合金。

进一步，所述的记忆存储层中邻近TiN电极的氧化铝薄膜厚度固定为3nm；其上氧化铪/氧化锌双层薄膜厚度为 4-8nm/4-8nm，所述的氧化铪/氧化铝双层薄膜厚度为 4-8nm/4-8nm。

本发明还公开了一种纳米薄膜忆阻器的制备方法，具体步骤如下：

（1）以硅片为衬底，利用等离子增强原子层沉积首先制备下电极氮化钛；

（2）采用原子层沉积技术，在下电极氮化钛层上依次沉积生长氧化铝薄膜、氧化锌薄膜和氧化铪薄膜构成的记忆存储层；

（3）采用直流溅射、物理气相沉积或者光刻的方法形成忆阻器的上电极。

本发明相对于现有技术的有益效果：

（1）通过ALD工艺，可方便调控氧化物记忆存储层中氧空位的含量。从而，通过改变器件上施加电压方向和大小，可获得器件的不同高低阻态，进而实现多态存储。

（2）本发明的忆阻器结构在脉冲电压作用下，表现出优异的模拟神经突触的学习与记忆功能；同时具备优异的多态存储功能和模拟神经突触的能力；

（3）本发明的制备工艺，利用了传统的CMOS工艺兼容新颖的原子层沉积技术，工艺简单、可靠，生长的Al₂O₃薄膜与HfO₂以及ZnO薄膜均匀性、致密性及共形性优异，可精确调控三层纳米薄膜的厚度，而且可以实现高深宽比的台阶覆盖率，便于大规模工业生产制造。

附图说明

图1为本发明Pt/HfO₂/ZnO/Al₂O₃/TiN忆阻器构造示意图；

图 2为本发明实施例1中Pt/HfO₂/ZnO/Al₂O₃/TiN忆阻器器件处于初始状态时在直流扫描电压下的电流-电压特性曲线测试图。

图3为本发明实施例1中Pt/HfO₂/ZnO/Al₂O₃/TiN忆阻器直流电压扫描下连续重置-连续复位状态下的电流－电压特性曲线测试图。

图4为本发明实施例1中Pt/HfO₂/ZnO/Al₂O₃/TiN忆阻器脉冲电压作用下的电流-电压特性曲线测试图。

图5为本发明实施例1中Pt/HfO₂/ZnO/Al₂O₃/TiN忆阻器结构电流随时间变化时电流的递增或递减变化测试图。

图6为本发明实施例1中Pt/HfO₂/ZnO/Al₂O₃/TiN忆阻器结构中，较高的脉冲电压或者持续较长时间的脉冲电压都会使电流变化率增大的柱状测试图。

图7为本发明实施例1中Pt/HfO₂/ZnO/Al₂O₃/TiN忆阻器结构中，电流值随连续增加或连续减少的脉冲电压次数而变化的测试图。

图8为本发明实施例3中Pt/Al₂O₃/HfO₂/Al₂O₃/TiN忆阻器脉冲电压作用下的电流-电压特性曲线测试图。

图9为本发明实施例3中Pt/Al₂O₃/HfO₂/Al₂O₃/TiN忆阻器结构中，较高的脉冲电压或者持续较长时间的脉冲电压都会使电流变化率增大的柱状测试图。

图10为本发明实施例3中Pt/Al₂O₃/HfO₂/Al₂O₃/TiN忆阻器结构中，电流值随连续增加或连续减少的脉冲电压次数而变化的测试图。

图11为本发明实施例5中Au/Al₂O₃/HfO₂/Al₂O₃/TiN忆阻器连续脉冲扫描电压作用下的电流-电压特性曲线测试图。

图12为本发明实施例6中Ru/Al₂O₃/ZnO/HfO₂/TiN忆阻器连续脉冲扫描电压作用下的电流-电压特性曲线测试图。

具体实施方式

以下结合附图对本发明实施方式做进一步说明。

实施例1

（1）以清洁SiO₂/Si硅片为衬底，利用等离子增强原子层沉积首先制备下电极TiN，具体步骤如下：

TiN生长温度为400℃，以TiCl₄、NH₃的等离子体分别作为Ti和N源，其中TiCl₄的脉冲时间为0.1秒，载气为高纯氮（99.999%）且同时作为清洗气，其清洗时间均为4秒；NH₃等离子体的载气为高纯氩（99.999%），其脉冲时间为24秒，高纯氮作为清洗气的清洗时间为6秒，TiCl₄的源温为室温，本实施中 TiN厚度为30nm。

（2）在下电极TiN层上采用原子层沉积技术依次生长下层氧化铝薄膜、氧化锌薄膜和氧化铪薄膜构成的记忆存储层，原子层沉积工艺条件为：功能膜生长温度为250℃，以三甲基铝、二乙基锌、四-二甲乙胺基铪以及二次去离子水分别作为Al、Zn、Hf和O的源，各路源的脉冲时间均为0.1秒，载气为高纯氮（99.999%）且同时作为清洗气，其清洗时间均为4秒。四-二甲乙胺基铪源温为155℃，三甲基铝、二乙基锌和H₂O源温皆为室温。

本实施例中（下电极）TiN层上的下层氧化铝（Al₂O₃）薄膜厚度为3nm；氧化锌（ZnO）薄膜厚度为5nm；氧化铪（HfO₂）薄膜厚度为5nm。

在实际操作过程中，下层氧化铝厚度保持3nm不变，且二者厚度对应相等时其性能最优，当ZnO取值为5nm时，HfO₂亦为5nm_，总的记忆层厚度为13nm。

（3）将Pt以直流溅射的方法形成上电极，其厚度为100nm，即获得完整的忆阻器结构，如图1所示，从上到下依次为，上电极，氧化铪薄膜，氧化锌薄膜，氧化铝薄膜，下电极，硅基片。

在实际的操作过程中，可以使用Au或Ru等导电金属材料，以直流溅射、物理气相沉积、或者光刻等工艺形成阻变存储器上电极。

通过半导体参数分析仪对本实施例获得的忆阻器的电学特性进行测试，测试结果如图2、3、4、5、6、7所示。

其中图 2为实施例忆阻器处于初始状态时在直流扫描电压作用下的电流-电压特性曲线测试图，器件显示了典型的双极型阻变开关行为，经考察其开关比（HRS/LRS）大于10。

图3为本实施例忆阻器直流电压扫描下连续重置-连续复位状态下的电流-电压特性曲线测试图。一般的阻变存储器只能在两个不同的电压，实现两个不同阻值的存储。本实施例，从1.15V开始，每增加0.05V就可以令阻值提高一步，直到1.7V时电阻值达到饱和状态，电阻值不再改变，共计得到11个不同的电阻值。在任意阻值停住，状态不改变，直到下一个扫描电压来到。同时，电阻可以加载反向的限制电流使之逐次复原。这样同一个器件能够实现不同级别的存储。这种连续设置限制电流或者连续设置复位电压从而使器件从高阻态连续变化到低阻态或者由低阻态连续变化到高阻态对于实现器件的多级存储是非常重要的。

图4本实施例忆阻器脉冲电压作用下的电流-电压特性曲线测试。图4为在连续脉冲电压（正向为0到1.4V，脉冲宽度为100毫秒；反向为0到-0.6V,脉冲宽度为100毫秒）扫描下，器件中电流值分别连续地减少或者连续地增加。除逐级多态存储外，忆阻器存储数位信息也非常重要。一般的阻变存储器只能实现“0”和“1”之间的二进制存储，而对于本例中的忆阻器，器件只需要用1.4V的脉冲就可让阻值提高一步，再用一个1.4V脉冲又可以再提高一步。用6个这样的脉冲才使器件进入饱和状态，阻值不再改变。在任意阻值停住，状态不改变，直到下一个脉冲来到。也可以加载反向的六个脉冲使之复原。也就是说本例中每个存储单元有6个不同状态，这就实现了多进制存储，本例可以实现至少六进制存储，从而使存储密度大大增加。同时，这也非常类似于神经元记忆的多重状态，为实现（仿真）类似生物神经突触的功能奠定了基础。

按照忆阻器的概念，本例提到的忆阻器件是基于电阻可以连续变化的性质，区别于阻变式存储器，并且这种变化取决于流经的电荷量，同时其变化能够在断电之后保持。这一特性与神经突触的非线性传输特性（神经突触的传输速率随外界信号刺激而发生改变）相似。为了清楚地说明这样一个变化的趋势，绘制了图5电流和电压随时间的变化曲线图。如图5所示，为本发明实施例中Pt/HfO₂/ZnO/Al₂O₃/TiN忆阻器结构电流随时间变化（脉冲次数增加）时电流的递增或递减变化测试图，其数值与图 4对应。很明显，随着脉冲（电压）次数的增加（减少），脉冲电流相应的减少（增加）了，对应电阻值就是增加（减少）了。这一特点完全模拟了神经突触的功能，器件对其流经的电荷数产生了记忆。

该器件的导电性大小也可以通过调整所施加的电压脉冲的持续时间和振幅的大小来进行。较高的振幅和持续时间较长的脉冲会使得导电性（电流数值）增加或减少更快，如图6所示。如果我们把忆阻器件的导电性作为一个突触权重，上述现象则与生物神经元突触所表现出的非线性传输特性具有密切的相似性。图6为实施例忆阻器结构中，较高的脉冲电压或者持续较长时间的脉冲电压都会使电流变化率增大的柱状测试图。

图7为实施例忆阻器结构中，电流值随连续增加或连续减少的脉冲电压次数而变化的测试图。

从以上图示结果可知，本实施例中的忆阻器件所具有的电学特性，即电阻能够连续发生变化并能够保持阻值状态，是典型忆阻器所独有。

本实施例中的忆阻器件有望在实现多级多态存储以及模拟神经突触方面实现突破。

实施例2

本实施例中除了下电极TiN层上的下层氧化铝（Al₂O₃）薄膜厚度为3nm；氧化锌（ZnO）薄膜厚度为4nm；氧化铪（HfO₂）薄膜厚度为4nm，其他具体实施方式与上述实施例1相同。

实施例3

（1）以清洁SiO₂/Si硅片为衬底，利用等离子子增强原子层沉积生长30nm厚底电极TiN；

（2）利用原子层沉积在底电极TiN上依次生长3nm、5nm、5nm的氧化铝薄膜、氧化铪薄膜、氧化铝薄膜，总的记忆层厚度为13nm；

（3）利用Q150T S (Quorum Technologies)溅射镀膜仪沉积金属200nm的Pt作为上电极，即获得该忆阻器件结构，如图1所示，从上到下依次为，上电极，氧化铝薄膜，氧化铪薄膜，氧化铝薄膜，下电极，硅基片。

利用半导体参数分析仪结合Cascade探针台对该忆阻器件进行电学性能测试，测试结果如图8、9、10所示，其结果与上述HfO₂/ZnO/Al₂O₃性能类似，同样具有多态存储效应和模拟神经突触功能。

实施例4

本实施例中除下电极TiN层上的下层Al₂O₃薄膜厚度为3nm，HfO₂薄膜厚度为8nm，上层Al₂O₃薄膜厚度为8nm，总的记忆层厚度为19nm，其他具体实施方式与上述实施例3相同。。

实施例5

本实施例使用Au导电金属材料，采用直流溅射后光刻形成忆阻器件的上电极。

（1）以清洁SiO₂/Si硅片为衬底，利用等离子增强原子层沉积首先制备下电极TiN，本实施中 TiN厚度为60nm。

（2）在下电极TiN层上采用原子层沉积技术依次生长下层氧化铝薄膜、氧化铪薄膜和氧化铝薄膜构成的记忆存储层，本实施例中底电极TiN层上的下层Al₂O₃薄膜厚度为3nm，HfO₂薄膜厚度为4nm，上层Al₂O₃薄膜厚度为4nm，总的记忆层厚度为11nm。

（3）将Au以直流溅射然后光刻的方法形成上电极，其厚度为200nm，即获得完整的忆阻器结构。

图11为本实施例忆阻器连续脉冲扫描电压作用下的电流-电压特性曲线测试图。在连续脉冲电压（正向为0到1.2V，脉冲宽度为100毫秒；反向为0到-0.6V,脉冲宽度为100毫秒）扫描下，器件中电流值分别连续地减少或者连续地增加。

实施例6

本实施例使用Ru导电金属材料，采用物理气相沉积的工艺形成忆阻器件的上电极。

（1）以清洁SiO₂/Si硅片为衬底，利用等离子增强原子层沉积首先制备下电极TiN，本实施中 TiN厚度为200nm。

（2）在下电极TiN层上采用原子层沉积技术依次生长下层氧化铝薄膜、氧化铪薄膜和氧化铝薄膜构成的记忆存储层，本实施例中底电极TiN层上的下层Al₂O₃薄膜厚度为3nm；ZnO薄膜厚度为8nm；上层HfO₂薄膜厚度为8nm, 总的记忆层厚度为19nm。

（3）将Ru以物理气相沉积的方法形成上电极，其厚度为50nm，即获得完整的忆阻器结构。

图12为本实施例忆阻器连续脉冲扫描电压作用下的电流-电压特性曲线测试图。在连续脉冲电压（正向为0到1.6V，脉冲宽度为100毫秒；反向为0到-0.4V,脉冲宽度为100毫秒）扫描下，器件中电流值分别连续地减少或者连续地增加。