技术特征：
技术总结
本发明公开了一种集成电路ESD全芯片防护电路，包括第一NMOS管、第二NMOS管、一个PMOS管、第一电阻、第二电阻，PMOS管与第一NMOS管共用INPUT/OUTPUT端口，PMOS管的漏极连接I/O口，源极与第二NMOS管的漏极相连，栅极与源极间串联第一电阻，第一NMOS管的漏极连接I/O口，第一NMOS管和第二NMOS管的栅极共用第二电阻，并与第一NMOS管和第二NMOS管的源极相连。本发明的集成电路ESD全芯片防护电路，不但可以达到更迅速泄放ESD电流，解决线路上的电阻造成的ESD电流泄放不及时的目的，而已还能在不降低防护等级的同时减小芯片的面积。
技术研发人员：金湘亮;周子杰;汪洋
受保护的技术使用者：湘潭大学
技术研发日：2016.12.06
技术公布日：2017.08.11