本发明涉及一种半导体元件，尤其涉及一种封装结构。
背景技术：
系统级封装(system-in-package,sip)是指将一个系统或子系统的全部或大部分电子元件接合于线路载板上。此外，在将电子元件组装于线路载板之后，还须清洗残留于线路载板上的助焊剂(flux)，以避免影响封装结构的可靠度。然而，由于电子元件与线路载板之间的间隙甚小，在进行回焊(reflow)时，焊料可能会流入电子元件与线路载板之间的间隙并相互连接，造成接垫之间发生短路，而导致桥接(solderbridge)问题。另外，在进行回焊制程之后，也无法有效地清除残留于所述间隙中的助焊剂，导致进行信赖度测试时，容易产生分离(delamination)的情形，影响产品的良率。
技术实现要素：
本发明的实施例提供一种封装结构，其可增加封装基板与电子元件之间的间隙，以利于后续制程并增加产品良率。
本发明的实施例提供的一种封装结构，其包括封装基板、电子元件、多个导电胶以及封装胶体。封装基板包括载板、多个接垫以及绝缘层。接垫与绝缘层配置于载板上，绝缘层具有多个开口以暴露出接垫，且各个接垫包括连接部以及突起部。电子元件设置于封装基板上。各个接垫的突起部由连接部往电子元件的方向延伸。导电胶设置于绝缘层的开口内。电子元件通过导电胶与突起部电性连接。封装胶体包覆电子元件、导电胶与封装基板。封装胶体填入电子元件与封装基板之间。
本发明的实施例提供的一种封装结构，其包括封装基板、电子元件以及封装胶体。封装基板包括载板以及多个接垫。接垫配置于载板上。各个接垫包括连接部以及突起部。电子元件设置于封装基板上。各个接垫的突起部由连接部往电子元件的方向延伸。电子元件通过接垫的突起部与封装基板电性连接。封装胶体包覆电子元件与封装基板。电子元件与封装基板之间具有间隙，介于30微米至110微米之间。封装胶体填入间隙。
基于上述，在本发明的实施例的封装结构中，接垫的突起部能够支撑电子元件，以增加电子元件与封装基板之间的间隙。因此，能够有效地清除间隙中的助焊剂，以避免影响封装结构的可靠度，并且能够避免在进行回焊制程时，焊料流入间隙而导致桥接问题，进而增加产品的良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1a至图1c是依照本发明一实施例的一种封装结构的制造流程剖面示意图。
图2是图1a的封装结构的俯视示意图。
图3a至图3c是依照本发明另一实施例的一种封装结构的制造流程剖面示意图。
图4是图3a的封装结构的俯视示意图。
附图标记说明
100、200：封装结构
110、210：封装基板
110a、210a：第一表面
110b、210b：第二表面
112、212：载板
114、214：接垫
114a、214a：连接部
114b、214b：突起部
116、216：绝缘层
116a、216a：开口
120、220：电子元件
122、222：导电端子
130、230：导电胶
140、240：封装胶体
217：导电图案
218：导电通孔
219：导电接点
a：区域
c：间隙
d：深度
h：高度
具体实施方式
图1a至图1c是依照本发明一实施例的一种封装结构的制造流程剖面示意图，图2是图1a的封装结构的俯视示意图。请参照图1a至图2，首先，提供一封装基板110。封装基板110包括一载板112、多个接垫114以及一绝缘层116。接垫114以及绝缘层116设置于载板112上。此外，绝缘层116具有多个开口116a，以暴露出接垫114。各个接垫114具有一连接部114a与一突起部114b。封装基板110具有一第一表面110a与相对于第一表面110a的一第二表面110b。各个接垫114的突起部114b由封装基板110的第二表面110b往封装基板110的第一表面110a延伸。在本实施例中，绝缘层116也可以设置于相邻的两个接垫114之间的一区域a中。在其他实施例中，绝缘层116也可以不设置于区域a中，以暴露载板112，而关于此类型的封装基板110的细节会在后述的实施例中描述。
举例来说，载板112可以是玻璃基板、聚亚酰胺(polyimide)树脂或其他类似的聚合物所形成的芯层。然而，本发明不限于此，其他合适的芯层材料也可以作为载板112只要所述材料能够承载在其之上所形成的封装结构，并且能够承受后续的制程即可。另外，在一实施例中，载板112也可以具有导电通孔，以电性连接设置于载板112第一表面110a的接垫114与设置于第二表面110b的外部端子，而关于此类型的封装基板110的细节会在后述的实施例中描述。再者，接垫114例如是通过导电金属，如铝、铜、铝合金或与铜合金而制成，惟本发明不以此为限。
此外，在本实施例中，接垫114的突起部114b例如是多个导电柱，通过电镀(electroplating)、蒸镀(evaporation)或沉积(deposition)等方式制成。以电镀为例，在进行黄光制程(lithography)后，利用图案化薄膜定义出突起部114b的预定位置，再经由电镀制程在所述的预定位置上制作导电柱。突起部114b例如是方块状、圆柱状、细柱状或其他图案，其材质例如是单一金属或是合成金属，惟本发明并不限于此。各个接垫114的突起部114b可以具有相同的材质、高度与外型。因此，突起部114b在制程中可以同时形成，以节省制造成本。可以理解的是，各个接垫114的突起部114b也可以具有不同的材质、高度与外型，视设计需求而定，惟本发明并不限于此。另外，突起部114b可以由其他可能的形式呈现或为其他可能的形状，而关于其他类型的突起部114b的细节会在后述的实施例中描述。
在本实施例中，绝缘层116例如包括环氧树脂(epoxyresin)或感光树脂，利用涂布或网版印刷等方式形成于载板112上，以绝缘保护载板112并防止内部导线外露而造成短路。然而，本发明并不限制绝缘层116的材质与形成的方式。另外，各个接垫114的突起部114b的高度h可以是大于绝缘层116的开口116a的深度d。举例来说，开口116a可以利用光阻(photoresist)包覆于绝缘层116上，再进行曝光、显影与蚀刻等方式加以图案化而形成。然而，本发明并不限于此。
接着，将多个导电胶130设置于绝缘层116的开口116a内，并将电子元件120设置于封装基板110上，进行回焊(reflow)制程。电子元件120通过导电胶130与封装基板110电性连接。详细来说，导电胶130包覆接垫114的突起部114b，电子元件120则通过导电胶130与接垫114的突起部114b电性连接。另外，在本实施例中，导电胶130部分地包覆封装基板110的绝缘层116与电子元件120的导电端子122。导电胶130例如是焊料(solderpaste)，经由焊接的方式接合并电性连接于封装基板110与电子元件120之间，进而防止电子元件120在后续制程中产生位移。然而，导电胶也可以是其他导电粘着材料，其形成方式与材质并不限于此。
此外，根据电性及性能上的需求，电子元件120例如是主动元件、被动元件或其组合者。举例来说，主动元件可以是集成电路、光电元件或是微机电元件等。被动元件例如为电容器、电阻器或是电感器等。然而，本发明并不限于此。另外，电子元件120与封装基板110之间具有一间隙c。
进一步来说，电子元件120具有多个导电端子122。导电端子122分别对应于接垫114的其中之一。接垫114的突起部114b的数量为至少三个，以支撑导电端子122。举例来说，对应于导电端子122的接垫114中，一者可以是具有单一导电柱，另一者可以是具有一对导电柱。也就是说，对应于导电端子122的接垫114一共具有三个导电柱，以最少的导电柱数量来支撑导电端子122，且这些导电柱不共线而是排列为三角形，以达到三点平衡的条件进而稳固地支撑电子元件120，并使电子元件120能够保持平衡不致倾倒。接垫114的突起部114b面对导电端子122的表面是位于同一平面上，由连接部114a往电子元件120的导电端子122方向延伸，以支撑导电端子122。可以理解的是，图式示出为一对导电端子及一对接垫，且各个接垫具有三个导电柱，但本发明并不以此为限。举例来说，这些导电柱的尺寸至少是30微米。可以理解的是，导电柱的尺寸越大，越能稳固地支撑电子元件120，也能够减少导电柱的数量。然而，本发明并不限制导电柱的数量或是排列方式，只要突起部114b能够支撑电子元件120，以使电子元件120与封装基板110之间具有间隙c即可。
最后，将封装胶体140包覆电子元件120、导电胶130以及封装基板110，并将封装胶体140填入电子元件120与封装基板110之间，以形成封装结构100。也就是说，将封装胶体140填入间隙c中形成绝缘屏障，以避免接垫114之间产生桥接(solderbridge)问题而影响产品的良率。此外，填入间隙c中的封装胶体140的厚度介于30微米至110微米之间。举例来说，封装胶体140可以是非导电性的材料，如环氧树脂、环氧模封化合物(epoxymoldingcompound,emc)或其他聚合物的模封材料，利用模压(molding)、层压(lamination)或其他适当的方式形成于电子元件120及封装基板110上，以保护电子元件120及封装基板110。然而，本发明并不限制封装胶体140的材质与形成方式。
图3a至图3c是依照本发明另一实施例的一种封装结构的制造流程剖面示意图、图4是图3a的封装结构的俯视示意图。请参照图3a至图4，本实施例的封装结构200的制造流程类似于封装结构100的制造流程，其中相同或相似的元件采用相同或相似的标号，在此不再赘述。封装结构200与封装结构100之间的差异例如在于，接垫214的突起部214b可以是图钉状。举例来说，通过打线(wirebonding)的方式在连接部214a上形成打线凸块(studbump)或是焊球凸块作为突起部214b。然而，本发明的实施例并不限制突起部214b的制作方式、材质与外型，只要突起部214b能够在电子元件220与封装基板210之间发挥良好的间隔维持作用即可。再者，在封装结构200中，突起部214b的高度h小于或等于绝缘层216的开口216a的深度d。此外，电子元件220可以是经由导电胶230而与接垫214的突起部214b连接。举例来说，在进行回焊制程时，可视所需导电胶的高度而调整导电胶的熔融程度，并藉此调整电子元件220与封装基板210之间的间隙c，以使电子元件220设置于封装基板210上。
此外，在封装结构200中，在对应于电子元件220的接垫214之间的一区域a，暴露载板212。也就是说，在区域a中不设置绝缘层216，以增加在区域a中，电子元件220与封装基板210之间的间隙c。另外，封装结构200还可以在封装基板210的第二表面210b设置绝缘层216以及导电图案217。在封装基板210的第一表面210a的接垫214以及第二表面210b的导电图案217彼此相互对应，并且利用载板212的导电通孔218电性连接位于第一表面210a的接垫214与第二表面210b的导电图案217。再者，封装基板210的第二表面210b还设置多个导电接点219。导电接点219例如是导电球体(如焊球、铜球或镍球等)，利用植球(ballplacement)制程与回焊制程接合于导电图案217，惟本发明并不限于此。通过在封装基板210的第二表面210b上形成导电图案217以及导电接点219，以增加封装结构产品的变化性。
综上所述，本发明通过接垫的突起部支撑电子元件，以增加封装基板与电子元件之间的间隙。藉此，能够有效地清除间隙中的助焊剂，以避免影响封装结构的可靠度，并且能够避免桥接问题。另外，增加封装基板与电子元件之间的间隙能够容易地将封装胶体填入间隙中，以减少电子元件与封装基板之间因热膨胀差异所产生的热应力而导致分离(delamination)的问题。此外，通过在对应于电子元件的接垫之间的区域中，不设置绝缘层，进一步增加填入封装基板与电子元件之间的封装胶体的最大厚度，以避免接垫之间产生不当的电性桥接，进而增加产品的良率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。