技术特征：
技术总结
本发明公开一种可挠性芯片封装，其包括：第一可挠性基板；第一重布线层，配置于所述第一可挠性基板上；第二可挠性基板；第二重布线层，配置于所述第二可挠性基板上；半导体芯片，配置于所述第一重布线层与所述第二重布线层之间，其中所述半导体芯片电连接至所述第一重布线层及所述第二重布线层至少其中一者；以及第一接合层，配置于所述第一重布线层与所述第二重布线层之间并且包覆所述半导体芯片，其中所述第一接合层、所述第一重布线层及所述第二重布线层位于所述第一可挠性基板与所述第二可挠性基板之间。
技术研发人员：游政煌;王泰瑞;冯捷威;邱世冠;杨明桓
受保护的技术使用者：财团法人工业技术研究院;创智智权管理顾问股份有限公司
技术研发日：2017.12.25
技术公布日：2019.04.09