薄膜晶体管及制备方法、阵列基板、显示面板、显示设备与流程

本申请涉及显示技术领域，具体而言，本申请涉及一种薄膜晶体管及制备方法、阵列基板、显示面板、显示设备。

背景技术：

薄膜晶体管(thinfilmtransistor，tft)由于具有高响应度、高亮度、高对比度等优点，因而被广泛应用于手机、平板、电脑显示器、电视等电子显示设备中。

随着显示技术的发展，应用有tft的显示面板的大型化和高分辨率是现在的主要发展方向之一，为了提高显示面板的分辨率，应该尽可能减小显示面板中tft，随着tft的减小，tft中有源结构的沟道区的面积也会相应减小，而沟道区面积的减小会导致tft中电子迁移率的降低，从而降低tft中开态电流，影响tft的工作性能。

技术实现要素：

本申请针对现有方式的缺点，提出一种薄膜晶体管及制备方法、阵列基板、显示面板、显示设备，用以解决现有技术中显示面板的tft沟道区面积减小，导致tft的开态电流降低的技术问题。

第一个方面，本申请实施例提供了一种薄膜晶体管，包括：

基板；

有源结构，位于基板的一侧；有源结构包括沟道区、第一导体化区和第二导体化区，在平行于基板的方向上，第一导体化区位于沟道区的一侧，第二导体化区位于沟道区的另一侧，第一导体化区在第二导体化区处的投影，与第二导体化区至少部分重合；沟道区中至少部分区域的宽度，大于第一导体化区中与沟道区接触的子导体化区的宽度、且大于第二导体化区与沟道区接触的子导体化区的宽度。

第二个方面，本申请实施例提供了一种阵列基板，包括上述第一个方面所提供的薄膜晶体管。

第三个方面，本申请实施例提供了一种显示面板，包括上述第一个方面所提供的薄膜晶体管，或者，包括上述第二个方面所提供的阵列基板。

第四个方面，本申请实施例提供了一种显示设备，包括上述第二个方面所提供的阵列基板，或者，上述第三个方面所提供的显示面板。

第五个方面，本申请实施例提供了一种制备上述第一个方面所提供的薄膜晶体管的制备方法，包括：

在基板的一侧制备有源层；

图案化有源层得到初始的有源结构；

导体化处理初始的有源结构的设计区域，得到有源结构的第一导体化区和第二导体化区，未被导体化处理的区域为有源结构的沟道区，在平行于基板的方向上，第一导体化区位于沟道区的一侧，第二导体化区位于沟道区的另一侧，第一导体化区在第二导体化区处的投影，与第二导体化区至少部分重合；使得沟道区中至少部分区域的宽度，大于第一导体化区中与沟道区接触的子导体化区的宽度、且大于第二导体化区与沟道区接触的子导体化区的宽度。

本申请实施例提供的技术方案带来的有益技术效果包括：

在本申请实施例提供的薄膜晶体管中，沟道区中至少部分区域的宽度，大于第一导体化区中与沟道区接触的子导体化区的宽度、且大于第二导体化区与沟道区接触的子导体化区的宽度，使得沟道区的宽度增大，从而在沟道区长度保持一定的情况下，能够增大沟道区的面积，能够提高薄膜晶体管中电子迁移率，进而能够提高薄膜晶体管的开态电流，能够保障薄膜晶体管的工作性能。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例提供的一种薄膜晶体管的结构示意图；

图2为本申请实施例提供的图1所示薄膜晶体管的第一导体化区的结构示意图；

图3为本申请实施例提供的图1所示薄膜晶体管的沟道区的结构示意图；

图4为本申请实施例提供的另一种薄膜晶体管的结构示意图；

图5为本申请实施例提供的又一种薄膜晶体管的结构示意图；

图6为本申请实施例提供的一种薄膜晶体管制备方法中的流程示意图。

附图标记说明：

10-基板；

20-有源结构；

21-沟道区；211-第一子沟道区；212-第二子沟道区；213-第三子沟道区；

22-第一导体化区；221-第一子导体化区；222-第二子导体化区；

23-第二导体化区；

30-栅极绝缘结构；

40-栅极结构；

50-缓冲层；

60-遮光层；

70-电极。

具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

首先对本申请涉及的几个名词进行介绍和解释：

沟道区的长度为源极和漏极的距离，沟道区的宽度为垂直于长度方向上、沟道区的尺寸。

本申请的发明人进行研究发现，随着显示面板分辨率的提高，显示面板中单个tft所占的面积会相应减少，从而导致tft中有源结构中沟道区面积的减小，而沟道区中宽度和长度的比值变化，会影响tet中源极和漏极之间的电子迁移率，进而影响tet的开态电流。目前，由于当前工艺条件的限制，沟道区的长度难以进一步缩短，从而使得tft中电子迁移率的降低，从而降低tft中开态电流，影响tft的工作性能。

本申请提供的薄膜晶体管及制备方法、阵列基板、显示面板、显示设备，旨在解决现有技术的如上技术问题。

下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。

本申请实施例提供了一种薄膜晶体管，该薄膜晶体管的结构示意图如图1所示，包括：基板10；有源结构20，位于基板10的一侧；有源结构20包括沟道区21、第一导体化区22和第二导体化区23，在平行于基板10的方向上，第一导体化区22位于沟道区21的一侧，第二导体化区23位于沟道区21的另一侧，第一导体化区22在第二导体化区23处的投影，与第二导体化区23至少部分重合；沟道区21中至少部分区域的宽度，大于第一导体化区22中与沟道区21接触的子导体化区的宽度、且大于第二导体化区23与沟道区21接触的子导体化区的宽度。

在本申请实施例提供的薄膜晶体管中，在平行于基板10的方向上，有源结构20第一导体化区22在有源结构20第二导体化区23处的投影，与第二导体化区23至少部分重合，以保障有源结构20中沟道区21的有效长度；而且，沟道区21中至少部分区域的宽度，大于第一导体化区22中与沟道区21接触的子导体化区的宽度、且大于第二导体化区23与沟道区21接触的子导体化区的宽度，使得沟道区21的宽度增大，从而在沟道区21长度保持一定的情况下，能够增大沟道区21的面积，能够提高薄膜晶体管中电子迁移率，从而能够提高薄膜晶体管的开态电流，能够保障薄膜晶体管的工作性能。

应该说明的是，本申请实施例提供的薄膜晶体管中，第一导体化区22子导体化区的宽度为第一导体化区22子导体化区平行于沟道区21的宽度方向的尺寸，第二导体化区23子导体化区的宽度为第二导体化区23子导体化区平行于沟道区21的宽度方向的尺寸。

在本申请实施例提供的薄膜晶体管中，为了便于说明有源结构20的结构，有源结构20的第一导体化区22和第二导体化区23的尺寸相同。如图2所示，以第一导体化区22为例进行说明，第一导体化区22包括第一子导体化区221和第二子导体化区222，第一子导体化区221与沟道区21直接接触，第二子导体化区222用于与源极或漏极接触。结合图1可知，第一导体化区22中与沟道区21接触的子导体化区的宽度w2，即为图2中第一子导体化区221的宽度。因此，沟道区21中至少部分区域的宽度w1，大于第一导体化区22中与沟道区21接触的子导体化区的宽度w2、且大于第二导体化区23与沟道区21接触的子导体化区的宽度。

应当说明的是，本申请实施例中，第一导体化区22用于与薄膜晶体管的源极或漏极中的一个电连接，第二导体化区23用于与薄膜晶体管的源极或漏极中的另一个电连接。而且，应该特别说明的是，本申请实施例中，第一导体化区22与沟道区21之间的边界线、第二导体化区23与沟道区21之间的边界线，在实际的薄膜晶体管产品中是不存在的。本申请实施例中，只是为了便于读者理解，才加入边界线，以便于读者直观看出有源结构20包括沟道区21、第一导体化区22和第二导体化区23。

可选地，如图2所示，第二子导体化区222用于与源极或漏极中的一个电连接，可以设置第二子导体化区222的尺寸大于第一子导体化区221的尺寸，从而在后续开孔作业中，便于使得开孔位置与第二子导体化区222的对位，便于提高开孔作业效率。

在本申请的一个实施例中，第一导体化区22包括与沟道区21接触的第一边界线，第二导体化区23包括与沟道区21接触的第二边界线，沟道区21中至少部分区域的宽度，大于第一边界线的尺寸且大于第二边界线的尺寸。

本申请实施例中，如图2-3所示，第一导体化区22包括与沟道区21接触的第一边界线，即为第一子导体化区221中远离第二子导体化区222、并与沟道区21的宽度方向平行的侧边，沟道区21中至少部分区域的宽度w1大于该侧边的尺寸，同理，沟道区21中至少部分区域的宽度w1大于第二边界线的尺寸。

应当说明的是，本申请实施例中，第一边界线和第二边界线均为线段，本领域技术人员可以根据实际需求，设置第一边界线和第二边界线均包括曲线、线段或者曲线与线段组合等形式的边界线。

在本申请的一个实施例中，沟道区21在基板10上的正投影形状包括十字形、t字形和分叉型中的至少一种。

本申请实施例中，如图3所示，为有源结构20沟道区21的结构示意图，沟道区21包括第一子沟道区211、第二子沟道区212和第三子沟道区213，第二子沟道区212和第三子沟道区213用于与第一导体化区22的子导体化区或第二导体化区23的子导体化区直接接触；在平行于基板10的方向上，第二子沟道区212位于第一子沟道区211的一侧，第三子沟道区213位于第一子沟道区211的另一侧。如图3所示，第二子沟道区212和第三子沟道区213关于第一子沟道区211对称，从而使得沟道区21在基板10的正投影形状为十字形。

可选地，如图4所示的薄膜晶体管，沟道区21中第二子沟道区212和第三子沟道区213关于第一子沟道区211对称，且第一子沟道区211、第二子沟道区212和第三子沟道区213的一边界线在同一直线上，从而使得有源结构20的沟道区21在基板10上的正投影形状为t字形。如图5所示的薄膜晶体管，沟道区21中第二子沟道区212和第三子沟道区213关于第一子沟道区211非对称设置，从而使得有源结构20的沟道区21在基板10上的正投影形状为t字形。本领域技术人员可以根据实际需求，选择具有合适正投影形状的沟道区21。

可选地，如图4-图5所示，在平行于基板10的方向上，第二子沟道区212在第三子沟道区213处的投影，与第三子沟道区213至少部分重合。这样设置是因为，在平行于基板10的方向上，第二子沟道区212与第一导体化区22或第二导体化区23中一个与沟道区21接触的子导体化区的轴线在同一直线上，第三子沟道区213与第一导体化区22或第二导体化区23中另一个与沟道区21接触的子导体化区的轴线在同一直线上，以保障在平行于基板10的方向上，有源结构20第一导体化区22在有源结构20第二导体化区23处的投影，与第二导体化区23至少部分重合，进而保障有源结构20中沟道区21的有效长度。

在本申请的一个实施例中，如图5所示，有源结构20远离基板10的一侧设置有栅极绝缘结构30，栅极绝缘结构30远离基板10的一侧设置有栅极结构40；栅极结构40在基板10上的正投影覆盖沟道区21在基板10上的正投影。应当说明的是，为了便于说明，图5中只是示意性的展示了栅极绝缘结构30和栅极结构40。

本申请实施例中，栅极结构40在基板10上的正投影覆盖沟道区21在基板10上的正投影，以保障栅极结构40能够有效激发有源结构20的沟道区21产生足够的电子，以提高薄膜晶体管的开态电流，能够保障薄膜晶体管的工作性能。

应该说明的是，本申请实施例中，栅极绝缘结构30采用透明材质制成，因此不会遮挡有源结构20，而栅极结构40采用金属或掺杂的多晶硅等导电材质制成，透光性差，因此会对有源结构20的沟道区21产生遮挡。因此本申请实施例的图5中，沟道区21用虚线表示，以表明沟道区21被遮挡。薄膜晶体管中还包括电极70，有源结构20的第一导体化区22电连接有一个电极70，一个电极70作为薄膜晶体管的源极或漏极中的一个，第二导体化区23电连接有另一个电极70，另一个电极70作为薄膜晶体管的源极或漏极中的另一个；电极70中的圆圈表示的是开孔位置。

在本申请的一个实施例中，如图1、图4和图5所示，基板10和有源结构20之间设置有缓冲层50和遮光层60，遮光层60位于缓冲层50远离基板10的一侧；遮光层60在基板10上的正投影覆盖有源结构20在基板10上的正投影。

本申请实施例中，有源结构20设置于遮光层60远离基板10的一侧，且遮光层60在基板10上的正投影覆盖有源结构20在基板10上的正投影。通过遮光层60隔绝从基板10入射的光线，避免入射光线影响有源结构20，以保障薄膜晶体管的工作性能。

基于同一发明构思，本申请实施例提供一种阵列基板，包括上述各个实施例所提供的薄膜晶体管。

基于同一发明构思，本申请实施例提供一种显示面板，包括上述各个实施例所提供的薄膜晶体管，或者，包括上述实施例所提供的阵列基板。

基于同一发明构思，本申请实施例提供一种显示设备，包括上述实施例所提供的阵列基板，或者，包括上述实施例所提供的显示面板。

基于同一发明构思，本申请实施例提供一种薄膜晶体管的制备方法，该制备方法的流程图如图6所示，该制备方法包括：

s601、在基板10的一侧制备有源层。

可选地，在制备有源层之前还包括：在基板10的一侧依次制备缓冲层50和遮光层60。

在遮光层60远离基板10的一侧通过气相沉积工艺制备得到有源层。

s602、图案化有源层得到初始的有源结构。

可选地，通过刻蚀、光刻等图像化工艺图案化有源层得到初始的有源结构。

遮光层60在基板10上的正投影覆盖初始的有源结构在基板10上的正投影。

s603、导体化处理初始的有源结构的设计区域，得到有源结构20的第一导体化区22和第二导体化区23，未被导体化处理的区域为有源结构20的沟道区21，在平行于基板10的方向上，第一导体化22区位于沟道区21的一侧，第二导体化区23位于沟道区21的另一侧，第一导体化区22在第二导体化区23处的投影，与第二导体化区23至少部分重合；使得沟道区21中至少部分区域的宽度，大于第一导体化区22中与沟道区21接触的子导体化区的宽度、且大于第二导体化区23与沟道区21接触的子导体化区的宽度。

可选地，在有源结构20远离基板10的一侧制备栅极绝缘结构30；在栅极绝缘结构30远离基板10的一侧制备栅极结构40，且使得栅极结构40在基板10上的正投影覆盖有源结构20中沟道区21在基板10上的正投影。应用本申请实施例，至少能够实现如下有益效果：

在本申请实施例提供的薄膜晶体管中，在平行于基板10的方向上，有源结构20第一导体化区22在有源结构20第二导体化区23处的投影，与第二导体化区23至少部分重合，以保障有源结构20中沟道区21的有效长度；而且，沟道区21中至少部分区域的宽度，大于第一导体化区22中与沟道区21接触的子导体化区的宽度、且大于第二导体化区23与沟道区21接触的子导体化区的宽度，使得沟道区21的宽度增大，从而在沟道区21长度保持一定的情况下，能够增大沟道区21的面积，能够提高薄膜晶体管中电子迁移率，从而能够提高薄膜晶体管中开态电流，能够保障薄膜晶体管的工作性能。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。