垂直双极结型晶体管及其制造方法
【专利说明】垂直双极结型晶体管及其制造方法
[0001]本申请要求于2014年2月21日在韩国知识产权局提交的第10-2014-0020851号韩国专利申请的权益，出于所有目的，将该申请的全部公开内容通过引用包含于此。
技术领域
[0002]下面的描述涉及一种垂直双极结型晶体管器件及其制造方法。下面的描述涉及一种垂直双极结型晶体管的结构，该结构通过使用低成本的双极型-CMOS(互补金属氧化物半导体)-DMOS (双扩散金属氧化物半导体)(BCD)工艺来降低制造成本并可提高电流增益。
【背景技术】
[0003]具有高电流增益的双极结型晶体管在诸如放大器、比较器和带隙基准电路的多种类型的模拟电路中广泛使用。在制造双极结型晶体管时，其优点不仅在于提高电流增益而且在于减少制造成本。在下面的描述中，也已经开发了使用双极型-CMOS-DMOS(Bra)工艺的方法来满足这些需求。
[0004]B⑶工艺是构造成在一个半导体基板上同时包含诸如例如η沟道横向DMOS (nLDMOS)、P 沟道横向双扩散 MOS (pLDMOS)、隔离 CMOS、η 沟道 DMOS (nDMOS)、p 沟道DMOS(pDMOS)、垂直NPN、横向PNP以及肖特基二极管的多个器件的技术。
[0005]然而，使用目前的B⑶工艺，当增加附加工艺步骤以提高双极结型晶体管的电流增益时，制造成本增大或者不能获得令人满意的电流增益水平。
【发明内容】
[0006]提供本
【发明内容】
，来以简化的形式提出对在以下详细描述中进一步描述的构思的选择。本
【发明内容】
不是意图确定要求保护的主题的关键特征或必要特征，也不是意图用作帮助确定所要求保护的主题的范围。
[0007]在一总体方面，提供了一种垂直双极结型晶体管，所述垂直双极结型晶体管包括:高浓度掺杂区发射极引出端，设置在半导体基板上；高浓度掺杂区集电极引出端，设置在半导体基板上；高浓度掺杂区基极引出端，设置在发射极引出端和集电极引出端之间；漂移区，具有第一掺杂浓度，围绕发射极引出端并且比基极引出端或集电极引出端的任何一个深；基极层，设置在漂移区下方；以及集电极层，与基极层接触，集电极层具有比第一掺杂浓度高的第二掺杂浓度。
[0008]垂直双极结型晶体管可包括围绕基极引出端的体区和围绕集电极引出端并且延伸至集电极层的第一导电型阱环。
[0009]基极层可与漂移区自对准。
[0010]基极层可包括第二导电型埋层和第二导电型深阱。
[0011]第二导电型深阱可设置在第一导电型埋层上，围绕基极层并与体区接触。
[0012]集电极层可从半导体基板的表面延伸并围绕基极层、漂移区和体区的侧面和底表面。
[0013]垂直双极结型晶体管可包括与基极层、体区和集电极层接触的第二导电型阱。
[0014]基极层可从半导体基板的表面延伸并围绕漂移区的侧面和底表面。
[0015]半导体基板可包括半导体层和设置在半导体层上的外延层。
[0016]集电极层可设置在半导体层和外延层的界面处。
[0017]当基极-发射极电压(Vbe)在0.4V-0.7V之间时，电流增益(β )可等于或大于100。
[0018]发射极引出端和漂移区可形成发射极区，基极引出端、体区和基极层可形成基极区，集电极引出端、第一导电型阱环和第一导电型埋层可形成集电极区。
[0019]在另一总体方面，提供了一种垂直双极结型晶体管的制造方法，所述制造方法包括:在半导体基板上形成高浓度掺杂区发射极引出端和高浓度掺杂区集电极引出端；在发射极引出端与集电极引出端之间形成高浓度掺杂区基极引出端；形成围绕发射极引出端并且比基极引出端或集电极引出端的任何一个深的具有第一掺杂浓度的漂移区；在漂移区下方形成基极层；以及形成与基极层接触的集电极层，集电极层具有比第一掺杂浓度高的第二掺杂浓度，其中，漂移区与基极层自对准。
[0020]垂直双极结型晶体管可形成为与基板中的DMOS结构对准。
[0021]漂移区可与DMOS结构的漂移区的浓度分布相同。
[0022]在另一总体方面，提供了一种垂直双极结型晶体管，所述双极结型晶体管包括:高浓度掺杂区发射极引出端，设置在半导体基板上；高浓度掺杂区集电极引出端，设置在半导体基板上；高浓度掺杂区基极引出端，设置在发射极引出端与集电极引出端之间；漂移区，具有第一掺杂浓度，围绕发射极引出端并且比基极引出端或集电极引出端的任何一个深；基极层，包括第二导电型埋层和第二导电型深阱，其中，第二导电型深阱设置在第一导电型埋层上；以及集电极层，与基极层接触，集电极层具有比第一掺杂浓度高的第二掺杂浓度。
[0023]基极层可设置在漂移区下方，第二导电型深阱围绕基极层并与体区接触。
[0024]通过下面的详细描述、附图和权利要求，其他特征和方面会是明显的。
【附图说明】
[0025]图1是示出与垂直双极结型晶体管一起形成的DMOS器件的示例的图。
[0026]图2是示出垂直双极结型晶体管的示例的图。
[0027]图3是示出垂直双极结型晶体管的示例的图。
[0028]图4是示出垂直双极结型晶体管的示例的图。
[0029]图5是示出垂直双极结型晶体管的示例的图。
[0030]图6是示出垂直双极结型晶体管的示例的图。
[0031]图7是示出垂直双极结型晶体管的器件仿真结果的示例的图。
[0032]图8是示出垂直双极结型晶体管的电流增益的示例的图。
[0033]在整个附图和详细描述中，除非另外有描述，否则相同的附图标记将被理解为表示相同的元件、特征和结构。附图可不按比例绘制，为了清楚、举例说明和方便起见，可夸大附图中的元件的相对尺寸、比例和描绘。
【具体实施方式】
[0034]提供下面的详细描述以帮助读者获得对在这里描述的方法、设备和/或系统的全面理解。然而，在这里描述的系统、设备和/或方法的各种改变、修改和等同物对于本领域普通技术人员将是明显的。描述的处理步骤和/或操作的进程是一个示例；然而，如本领域已知的，除了按照特定顺序必要地出现的步骤和/或操作以外，步骤和/或操作的顺序不限于在这里阐述的顺序并可改变。另外，为了提高清楚度和简洁性，可省略对于本领域普通技术人员所公知的功能和结构的描述。
[0035]在这里描述的特征可以以不同的形式来实施，并将不解释为局限于在这里描述的示例。相反，已经提供在这里描述的示例，使得本公开将是彻底和完整的，并且将向本领域的普通技术人员传达本公开的全部范围。
[0036]可通过根据在下面的描述中描述的示例的低成本双极型-CMOS-DMOS工艺在一个半导体基板中制造各种器件。这些器件可为诸如例如nLDMOS、pLDMOS、隔离CMOS、双极型互补金属氧化物半导体(BiCMOS)、CMOS 和 DMOS (C/DM0S)、nDMOS, pDMOS、垂直 NPN、横向 PNP、肖特基二极管。然而，为了方便解释，将在下面的描述中主要解释垂直双极结型晶体管(垂直 BJT)ο
[0037]nLDMOS用在诸如DC-DC大电流转换器的电源装置中。根据在这里提供的示例，nLDMOS的击穿电压(BVdss)被最大化；漏极-源极在导通状态下的电阻(Rdson)被最小化；并且制造成本被大大降低。具有100或更大的高电流增益的垂直双极结型晶体管广泛地用在诸如例如放大器、比较器和带隙基准电路的多种模拟