一种mtm反熔丝单元结构的制备方法
【技术领域】
[0001]本发明涉及一种反熔丝单元结构的制备方法，尤其是一种应用在集成电路中体硅CMOS、外延EPI和绝缘体上硅SOI材料上的MTM反熔丝单元结构的制备方法。
【背景技术】
[0002]当前可编程器件的技术主要有三种:基于反熔丝技术、基于Flash技术和基于SRAM技术。反熔丝技术的特征为:在未编程状态下反熔丝单元处于高阻不导通状态，编程过后反熔丝单元则处于低阻导通状态。基于反熔丝技术的可编程器件凭借其集成度高、速度快、可靠性高、非易失性、硬件资源充裕、抗辐射能力强等优点，成为空间领域的主流技术。
[0003]对于反熔丝单元，典型的有三种结构:栅氧化层反熔丝单元结构、ONO反熔丝单元结构、MTM反熔丝单元结构。对于深亚微米工艺，栅氧化层反熔丝单元结构，编程电压较低，但小于0.δμπι的反熔丝孔编程后电阻离散性大(500欧姆?几兆欧姆)。ONO反熔丝单元结构，编程电压高，使得对编程高压管的耐压要求较高，栅氧化层的厚度较大，同时ONO反熔丝单元结构的集成度相对MTM反恪丝单元结构较低，导通电阻和寄生电容较大。MTM反恪丝单元结构具有编程电压低，对高压管的耐压要求低，有利于高压器件的抗辐照加固工艺，广泛应用于FPGA和PROM类电子产品。
[0004]MTM反熔丝单元由两层电介质层和位于两层电介质层之间的反熔丝介质层构成，再在上层金属到下层金属的通孔上或下形成完整的MTM反熔丝单元结构。其工作原理是编程时在MTM反熔丝单元结构的上下电极之间使用预设的编程电压和编程电流，在很短的编程时间内让反熔丝介质层熔穿，使其具有稳定的电特性导电通道，再根据集成电路需要进行编程形成不同的数据信息。
[0005]MTM反恪丝单元结构由于采用反恪丝介质(如娃、娃化合物等)，其泄漏电流偏大，当整个集成电路采用大量的MTM反熔丝单元结构，其漏电流将巨幅增加，无法满足集成电路的应用要求，加上反熔丝介质层的淀积工艺存在的离散性，通常情况下集成电路的工作电流大，编程的合格率低。
【发明内容】
[0006]本发明要解决的技术问题是克服现有的技术问题，提供一种MTM反熔丝单元结构的制备方法，采用离子注入工艺方法在反熔丝介质层中注入离子，使反熔丝介质层中容易漏电的区域实现非晶化，提高反熔丝介质层击穿电压的一致性，使得MTM反熔丝单元在相同的击穿电压下具有更小的漏电特性和编程一致性，最终大大降低MTM反熔丝单元所在集成电路的功耗。
[0007]为了解决上述技术问题，本发明提供了如下的技术方案:
本发明一种MTM反熔丝单元结构的制备方法，包括以下步骤:
(I)在基于娃衬底的器件层上进行第一金属间介质材料淀积，形成第一金属间介质层，再在第一金属间介质层上进行下层金属材料淀积，形成下层金属层；
(2)在下层金属层上进行第一阻挡层材料淀积，形成第一阻挡层；
(3)在第一阻挡层上进行反熔丝介质材料淀积，形成反熔丝介质层；
(4)在反熔丝介质层上进行涂胶，形成离子注入阻挡层；
(5)对离子注入阻挡层的左、右两部分进行曝光、显影，留下中间部分；
(6)对反熔丝介质层未被步骤(5)得到的离子注入阻挡层阻挡的部分进行离子注入工艺处理，完成注入后去除离子注入阻挡层；
(7)在反熔丝介质层上进行第二阻挡层材料淀积，形成第二阻挡层；
(8)对反熔丝介质层的左、右两部分进行刻蚀，留下中间部分的宽度大于步骤(5)得到的离子注入阻挡层的宽度，形成反熔丝单元结构的上电极板，刻蚀停止在下层的第一阻挡层上；
(9)对下层金属层进行刻蚀，形成反熔丝单元结构的下电极板，刻蚀停止在下层的第一金属间介质层上；
(10)在步骤(8)得到的反恪丝单元结构的上电极板上进行第二金属间介质材料淀积，形成第二金属间介质层，再对第二金属间介质层的中间部分进行刻蚀，形成通孔结构，最后在第二金属间介质层上进行上层金属材料淀积，形成上层金属层，对上层金属层进行刻蚀，形成MTM反恪丝单元结构。
[0008]进一步地，离子注入工艺处理是利用离子注入机中产生的离子，通过30-80Kev的能量，1E11-5E13的剂量对反熔丝介质层未被步骤(5)得到的离子注入阻挡层阻挡的部分进行离子注入。
[0009]进一步地，离子注入工艺处理中的注入离子类型为Ar离子或硅离子中的一种。
[0010]进一步地，步骤(3)中得到的反熔丝介质层中的介质材料为非晶硅、多晶硅、硅或二氧化娃中的一种，反恪丝介质层的厚度为30~150nm。
[0011]进一步地，步骤(4)中得到的离子注入阻挡层中的介质材料为光刻胶、氮化硅或二氧化硅中的一种。
[0012]进一步地，步骤(I)中的第一金属间介质材料淀积和步骤(10)中的第二金属间介质材料淀积均采用PECVD法；步骤(I)中的下层金属材料淀积、步骤(2)中的第一阻挡层材料淀积、步骤(3)中的反熔丝介质材料淀积、步骤(7)中的第二阻挡层材料淀积和步骤(10)中的上层金属材料淀积均采用磁控溅射法。
[0013]进一步地，步骤(I)中得到的第一金属间介质层和步骤(10)中得到的第二金属间介质层的厚度均为500nm~1200nm ;步骤(I)中得到的下层金属层和步骤(10)中得到的上层金属层的厚度均为400nm~800nm ;步骤(I)中得到的第一阻挡层和步骤(7)中得到的第二阻挡层的材料均为钨、钨化钛或钛中的一种，第一阻挡层和第二阻挡层的厚度均为20nm~300nmo
[0014]本发明的有益效果:
1.对反熔丝介质层进行选择性离子注入工艺处理，使反熔丝介质层中容易漏电的区域实现非晶化，提高反熔丝介质层击穿电压的一致性，使得MTM反熔丝单元在相同的击穿电压下具有更小的漏电特性和编程一致性，最终大大降低MTM反熔丝单元所在集成电路的功耗。
[0015]2.MTM反熔丝单元的加工工艺简单，可控性强，具有很强的可操作性。
【附图说明】
[0016]附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中:
图1为在基于硅衬底的器件层上完成第一金属间介质淀积和下层金属淀积的示意图； 图2为完成第一阻挡层材料淀积的示意图；
图3为完成反熔丝介质材料淀积的示意图；
图4为在反熔丝介质层上完成离子注入阻挡层涂覆后的示意图；
图5为离子注入阻挡层完成刻蚀后的示意图；
图6为对反熔丝介质层进行离子注入工艺处理的示意图；
图7为完成第二阻挡层淀积的示意图；
图8为形成反熔丝单元结构的上电极板后的示意图；
图9为形成反熔丝单元结构的下电极板后的示意图；
图10为MTM反熔丝单元结构的整体示意图。
[0017]附图标记说明:1_基于娃衬底的器件层，2a_第一金属间介质层，2b_第二金属间介质层，3-下层金属层，4a-第一阻挡层，4b-第二阻挡层，5-反熔丝介质层，6-上层金属层，7-离子注入阻挡层。
【具体实施方式】
[0018]本发明所列举的实施例，只是用于帮助理解本发明，不应理解为对本发明保护范围的限定，对于本技术领域的普通技术人员来说，在不脱离本发明思想的前提下，还可以对本发明进行改进和修饰，这些改进和修饰也落入本发明权利要求保护的范围内。
[0019]本发明一种MTM反熔丝单元结构的制备方法，包括以下步骤:
(1)如图1所示，在厚度为625nm，符合SEMI标准的基于硅衬底的器件层I上采用PECVD(等离子体增强化学气相淀积)法进行第一金属间介质材料淀积，形成厚度为500nm~1200nm的第一金属间介质层2a，再在第一金属间介质层2a上采用磁控溅射法进行下层金属材料淀积，形成厚度为