半导体封装件及其制造方法
【专利说明】半导体封装件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年4月17日在韩国知识产权局提交的韩国专利申请号10-2014-0046016的优先权，该申请全文以引用方式并入，像完全阐述一样。
技术领域
[0003]本公开的实施方式涉及半导体器件，更特别地，涉及半导体封装及其制造方法。
【背景技术】
[0004]电子器件正变得越来越小并且性能有所提高，对便携式移动产品的需求正在上升。因此，对超小且大容量半导体存储器的需求也正在上升。为了增大半导体存储器的存储容量，可将多个半导体芯片安装在单个半导体封装件内，然后进行组装。
[0005]形成包括多个芯片的单个封装件的方法包括将多个半导体芯片安装在水平方向上的方法和将多个半导体芯片安装在垂直方向上的方法。在这些方法之中，广泛使用形成其中垂直堆叠多个半导体芯片的堆叠型多芯片封装件的方法来实现大小减小的电子器件。堆叠型多芯片封装件在有限的面积内具有高芯片密度，因为多个半导体芯片是垂直堆叠的。在堆叠型多芯片封装件中，提出了用穿透硅通孔(TSV)连接堆叠的芯片。使用TSV的封装件具有以下结构:TSV穿透多个芯片，以将芯片彼此物理地电连接。
[0006]近来，随着半导体器件变得广泛用于诸如移动装置和家电的电子装置中，系统级封装(SIP)已经受到关注。SIP包括相同或不同类型的半导体器件，这些半导体器件通过TSV垂直堆叠并且彼此连接以形成单个封装件。不同于单芯片封装件，在SIP中，多个芯片垂直堆叠。因此，相同类型的芯片可堆叠以增大存储密度，或者不同类型的芯片可被布置用于制造具有各种功能的封装件。
【发明内容】
[0007]在一实施方式中，一种半导体封装件可包括:中介层(interposer);第一半导体芯片和第二半导体芯片，其设置在所述中介层的第一表面上方，所述第二半导体芯片与所述第一半导体芯片在所述中介层的所述第一表面上方水平地分隔开；热膨胀增强图案，其设置在所述中介层的第二表面上方，所述第二表面与所述第一表面相反。
[0008]所述第一半导体芯片包括逻辑芯片并且所述第二半导体芯片包括一个或多个存储器芯片。
[0009]该半导体封装件还包括:多个第一连接电极，其设置在所述第一半导体芯片和所述中介层之间；多个第二连接电极，其设置在所述第二半导体芯片和所述中介层之间；绝缘层，其设置在所述第一连接电极之间或所述第二连接电极之间。
[0010]所述中介层包括中介层主体和钝化层，所述钝化层设置在所述中介层主体与所述第一半导体芯片和所述第二半导体芯片之间。
[0011]所述半导体封装件还包括设置在所述钝化层与所述第一半导体芯片和所述第二半导体芯片之间的绝缘层。
[0012]所述钝化层包括绝缘材料，所述绝缘材料包括氮化物或氧化物。
[0013]在另一实施方式中，一种半导体封装件可包括:中介层主体，其具有第一表面和与所述第一表面相反的第二表面；一个或多个半导体芯片，其布置在所述中介层主体的所述第一表面上方；绝缘层，其设置在所述中介层主体和所述半导体芯片之间；热膨胀增强图案，其设置在所述中介层主体的所述第二表面上方。
[0014]所述半导体封装件还包括穿过所述中介层主体的TSV。
[0015]所述中介层主体包括凹陷，所述凹陷具有从所述中介层主体的所述第二表面起算的预定深度，其中所述热膨胀图案设置在所述凹陷中。
[0016]所述热膨胀图案与TSV的外壁分开预定距离。
[0017]所述热膨胀图案设置在所述中介层主体的整个第二表面上方。
[0018]所述一个或多个半导体芯片包括设置在所述中介层主体的所述第一表面上方的第一半导体芯片和第二半导体芯片，所述第二半导体芯片与所述第一半导体芯片在所述中介层主体的所述第一表面上方水平地分隔开。
[0019]所述半导体封装件可被包括在电子系统中，所述电子系统还包括:存储器；控制器，其通过总线连接到存储器，其中，所述存储器或所述控制器包括所述封装件。
[0020]所述半导体封装件可被包括在存储卡中，所述存储卡还包括:存储器；控制器，其通过总线连接到存储器，其中，所述存储器或所述控制器包括所述封装件。
[0021]在另一实施方式中，一种制造半导体封装件的方法可包括:提供具有第一表面和第二表面的中介层主体；在所述中介层主体的所述第二表面上方形成热膨胀增强图案；将第一半导体芯片和第二半导体芯片安装在所述中介层主体的所述第一表面上方。
【附图说明】
[0022]图1示出根据本公开的实施方式的半导体封装件。
[0023]图2示出根据本公开的另一实施方式的半导体封装件。
[0024]图3至图9示出根据本公开的实施方式的制造半导体封装件的方法。
[0025]图10至图14示出根据本公开的另一实施方式的制造半导体封装件的方法。
[0026]图15是示出根据实施方式的包括封装件的电子系统的框图；
[0027]图16是示出根据实施方式的包括封装件的另一电子系统的框图。
【具体实施方式】
[0028]下文中，将参照附图详细描述本公开的实施方式。应该注意，附图不是成比例精确的，为了描述方便和清楚起见，可用夸大线的粗细或大小的方式示出组件。此外，本文使用的术语是通过考虑实施方式的功能来定义的并且可根据用户或操作者的习惯或意图进行改变。因此，应该根据本文阐述的整体公开内容对术语进行定义。
[0029]图1示出根据本公开的实施方式的半导体封装件。该半导体封装件包括中介层12、多个穿透硅通孔(TSV) 15、第一半导体芯片20、第二半导体芯片22和第三半导体芯片24。
[0030]中介层12包括中介层主体10和钝化层11。中介层主体10具有第一表面1a和第二表面10b。钝化层11设置在中介层主体10的第一表面1a上。TSV 15穿过中介层主体10。第一半导体芯片20、第二半导体芯片22和第三半导体芯片24布置在钝化层11上方。
[0031]中介层主体10可由包括硅(Si)的半导体材料或者包括玻璃或氧化硅(S12)的绝缘材料形成。可通过用金属材料14填充穿过中介层主体10的通孔13来形成TSV15中的每个。金属材料14可包括铜(Cu)。在一实施方式中，在TSV 15和中介层主体10之间的界面处进一步设置诸如氧化硅的绝缘层(未示出)，以防止在TSV 15和中介层主体10之间广生短路或漏电流。
[0032]在中介层主体10的第一表面1a上设置由绝缘材料形成的钝化层11。绝缘材料可包括氮化物或氧化物。钝化层11可在其内包括由导电材料形成的电路布线图案(未示出)。
[0033]在钝化层11上方安装第一半导体芯片20、第二半导体芯片22和第三半导体芯片24。在一实施方式中，第一半导体芯片20可被作为单个芯片安装在中介层12上方，并且被设置在中介层12的中间部分上方，如图1的剖视图中所示。在一实施方式中，第一半导体芯片20是包括逻辑元件等的片上系统(SoC)。第二半导体芯片22和第三半导体芯片24中的每个可具有以下结构:具有高集成度和高存储容量的两个或更多个半导体芯片(例如，半导体存储器芯片)垂直堆叠。
[0034]第一半导体芯片20通过第一连接电极26电连接到中介层12，第二半导体芯片22和第三半导体芯片24分别通过第二连接电极28和第三连接电极29电连接到中介层12。第一绝缘层21设置在相邻的第一连接电极26之间，第二绝缘层23设置在第二连接电极28之间，第三绝缘层27设置在第三连接电极29之间。第一绝缘层21或第二绝缘层23和第三绝缘层27可以是底部填充材料。底部填充材料可包括硅树脂和/或环氧树脂。
[0035]此外，在其内设置有由导电材料形成的电路布线图案(未示出)的钝化层11设置在中介层主体10与第一半导体芯片20、第二半导体芯片22和第三半导体芯片24之间。第一半导体芯片20、第二半导体芯片22和第三半导体芯片24可通过钝化层11内的电路布线图案电连接到TSV 15。TSV 15的第一端面暴露于中介层主体10的第一表面1a并且连接到钝化层11，TSV 15的第二端面暴露于中介层主体10的第二表面10b。在一实施方式中，TSV 15的第二端面连接到诸如焊料球或焊料凸块的外部连接端子18。在一实施方式中，互连层(未示出)可被形成为连接TSV 15和