隧道场效应晶体管及其制造方法
【专利说明】隧道场效应晶体管及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求2014年4月30日提交的美国临时申请第61/986，663号的优先权，其全部内容结合于此作为参考。
技术领域
[0003]本发明涉及隧道场效应晶体管及其制造方法。
【背景技术】
[0004]金属氧化物半导体(MOS)技术已被广泛使用。MOS器件可以在包括线性区域、饱和区域和亚阀值区域的三个区域中工作，取决于栅极电压Vg和源极-漏极电压Vds。亚阀值区域是其中电压Vg小于阀值电压Vt的区域。被称为亚阀值摆幅(SS)的参数表示切断晶体管电流的容易度(easiness)，并且是确定MOS器件的速度的因素。亚阀值摆幅可以表达为mXkT/q的函数，其中m是与电容相关的参数，k是玻尔兹曼常数，T是绝对温度，以及q是电子上的电荷的数量。以前的研究已经揭示典型的MOS器件的亚阀值摆幅在室温下具有约60mV/十进位的限制，其又设定对操作电压VDD和阀值电压Vt的进一步缩放的限制。这种限制是由于载流子的扩散传输机制。由于这个原因，典型地，现有的MOS器件在室温下不能比60mV/十进位更地转换。
【发明内容】
[0005]为了解决现有技术中的问题，本发明提供了一种隧道场效应晶体管，包括:漏极区；源极区，其中，所述漏极区和所述源极区是相反的导电类型；沟道区，设置在所述漏极区和所述源极区之间；金属栅极层，设置在所述沟道区周围；以及高k介电层，设置在所述金属栅极层和所述沟道区之间。
[0006]在上述隧道场效应晶体管中，其中，所述漏极区、所述源极区和所述沟道区基本上垂直地堆叠。
[0007]在上述隧道场效应晶体管中，其中，所述漏极区、所述源极区和所述沟道区基本上垂直地堆叠；其中，所述源极区的掺杂浓度大于所述漏极区的掺杂浓度。
[0008]在上述隧道场效应晶体管中，其中，所述源极区、所述漏极区和所述沟道区中的至少一个具有梯度掺杂浓度。
[0009]在上述隧道场效应晶体管中，还包括:侧壁间隔件，设置在所述源极区周围；绝缘层，设置在至少所述侧壁间隔件周围，其中，所述绝缘层和所述侧壁间隔件由不同的材料制成，并且，所述绝缘层中具有至少一个开口以暴露所述金属栅极层；以及栅极接触件，通过所述开口连接至所述金属栅极层，其中，所述侧壁间隔件设置在所述栅极接触件和所述源极区之间。
[0010]在上述隧道场效应晶体管中，还包括:侧壁间隔件，设置在所述源极区周围；绝缘层，设置在至少所述侧壁间隔件周围，其中，所述绝缘层和所述侧壁间隔件由不同的材料制成，并且，所述绝缘层中具有至少一个开口以暴露所述金属栅极层；以及栅极接触件，通过所述开口连接至所述金属栅极层，其中，所述侧壁间隔件设置在所述栅极接触件和所述源极区之间；其中，在所述侧壁间隔件之上的所述栅极接触件的截面面积大于在所述侧壁间隔件之下的所述栅极接触件的截面面积。
[0011]根据本发明的另一个方面，提供了一种隧道场效应晶体管组件，包括:衬底，具有第一类型阱、第二类型阱和将所述第一类型阱和所述第二类型阱分隔开的浅沟槽隔离部件；第一类型隧道场效应晶体管，设置在所述第二类型阱上，所述第一类型隧道场效应晶体管包括:第一类型漏极区；第二类型源极区；第一类型沟道区，设置在所述第一类型漏极区和所述第二类型源极区之间；第一金属栅极层，设置在所述第一类型沟道区周围；和第一高k介电层，设置在所述第一金属栅极层和所述第一类型沟道区之间；以及第二类型隧道场效应晶体管，设置在所述第一类型阱上，所述第二类型隧道场效应晶体管包括:第二类型漏极区；第一类型源极区；第二类型沟道区，设置在所述第二类型漏极区和所述第一类型源极区之间；第二金属栅极层，设置在所述第二类型沟道区周围；和第二高k介电层，设置在所述第二金属栅极层和所述第二类型沟道区之间。
[0012]在上述隧道场效应晶体管组件中，其中，所述第一类型漏极区、所述第二类型源极区和所述第一类型沟道区基本上垂直地堆叠。
[0013]在上述隧道场效应晶体管组件中，其中，所述第二类型漏极区、所述第一类型源极区和所述第二类型沟道区基本上垂直地堆叠。
[0014]在上述隧道场效应晶体管组件中，其中，所述第一类型源极区的掺杂浓度大于所述第二类型漏极区的掺杂浓度。
[0015]在上述隧道场效应晶体管组件中，其中，所述第二类型源极区的掺杂浓度大于所述第一类型漏极区的掺杂浓度。
[0016]在上述隧道场效应晶体管组件中，其中，所述第一类型源极区、所述第一类型漏极区、所述第一类型沟道区、所述第二类型源极区、所述第二类型漏极区以及所述第二类型沟道区中的至少一个具有梯度掺杂浓度。
[0017]在上述隧道场效应晶体管组件中，还包括:硅化物区，形成在所述第一类型源极区和所述第二类型源极区上；以及多个侧壁间隔件，分别设置在所述第一类型源极区和所述第二类型源极区周围，并且设置在所述硅化物区和所述金属栅极层之间。
[0018]根据本发明的又一个方面，提供了一种用于制造隧道场效应晶体管的方法，包括:在衬底上形成半导体线结构，其中，所述半导体线结构包括在所述衬底上形成的底部源极或漏极区、在所述底部源极或漏极区上形成的沟道区，并且在所述沟道区上形成的顶部源极或漏极区；在所述沟道区周围形成高k介电层；以及在所述高k介电层周围形成金属栅极层。
[0019]在上述用于制造隧道场效应晶体管的方法中，还包括:在所述底部源极或漏极区上形成底部硅化物区。
[0020]在上述用于制造隧道场效应晶体管的方法中，还包括:在所述顶部源极或漏极区上形成顶部硅化物区。
[0021]在上述用于制造隧道场效应晶体管的方法中，还包括:在所述顶部源极或漏极区周围形成侧壁间隔件；在所述衬底上方并且至少在所述侧壁间隔件周围形成绝缘层，其中，所述绝缘层和所述侧壁间隔件由不同的材料制成；在蚀刻工艺中在所述绝缘层中形成至少一个开口以暴露所述金属栅极层，所述蚀刻工艺蚀刻所述绝缘层的速率大于蚀刻所述侧壁间隔件的速率，从而使得在所述蚀刻工艺期间保护所述顶部源极或漏极区；以及用导电材料填充所述开口。
[0022]在上述用于制造隧道场效应晶体管的方法中，，还包括:在所述顶部源极或漏极区周围形成侧壁间隔件；在所述衬底上方并且至少在所述侧壁间隔件周围形成绝缘层，其中，所述绝缘层和所述侧壁间隔件由不同的材料制成；在蚀刻工艺中在所述绝缘层中形成至少一个开口以暴露所述底部源极或漏极区，所述蚀刻工艺蚀刻所述绝缘层的速率大于蚀刻所述侧壁间隔件的速率，从而使得在所述蚀刻工艺期间保护所述顶部源极或漏极区；以及用导电材料填充所述开口。
[0023]在上述用于制造隧道场效应晶体管的方法中，还包括:在所述顶部源极或漏极区周围形成侧壁间隔件；在所述衬底上方并且至少在所述侧壁间隔件周围形成绝缘层，其中，所述绝缘层和所述侧壁间隔件由不同的材料制成；以及在所述绝缘层中形成至少一个开口以暴露所述金属栅极层，在所述侧壁间隔件之上的所述开口的截面面积大于在所述侧壁间隔件之下的所述开口的截面面积。
[0024]在上述用于制造隧道场效应晶体管的方法中，其中，形成所述半导体线结构包括:在所述衬底上形成至少一个线主体；以及对所述线主体实施一系列的注入工艺以形成底部源极或漏极区、沟道区和顶部源极或漏极区。
【附图说明】
[0025]当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
[0026]图1至图50是根据一些实施例的用于制造隧道场效应晶体管组件的方法的不同步骤的截面图。
[0027]图51至图108是根据一些实施例的用于制造隧道场效应晶体管组件的方法的不同步骤的截面图。
【具体实施方式】
[0028]以下公开内容提供了许多用于实现所提供主题的不同特征的许多不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0029]而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
[0030]在以下描述中提供了具有一个或多个隧道场效应晶体管的隧道场效应晶体管组件及其制造方法。隧道场效应晶体管包括高k金属栅极结构并且因此对短沟道效应具有抗干扰性。
[0031]参照图1至图50，其是根据一些实施例的在方法的各个制造步骤期间的用于制造部分或全部的隧道场效应晶体管组件的方法的不同步骤的截面图。应当理解，对于方法的额外的实施例，在方法之前、期间或之后可以提供额外的步骤，并且可以替代或消除以下描述的一些步骤。进一步地理解，对于隧道场效应晶体管组件的额外的实施例，额外的部件可以添加到隧道场效应晶体管组件中，并且可以替代或消除以下描述的一些部件。
[0032]参照图1，在衬底100上形成硬掩模层102。衬底100是半导体衬底。例如，衬底100由硅；诸如碳化硅、砷化铟或磷化铟的化合物半导体；或诸如碳化硅锗、磷砷化镓或磷化镓铟的合金半导体制成。例如，硬掩模层102由氮化硅(SiN)、碳化硅(SiC)、氮掺杂的碳化硅(SiC:N，也称为NDC)、氮氧化硅(S1N)、氧掺杂的碳化硅(SiC:0，也称为0DC)或氧化石圭(S12)制成。
[0033]参照图2，形成沟槽104。为了形成沟槽104，在衬底100上形成掩模层106。掩模层106是光刻胶层。通过光刻工艺图案化掩模层106以在硬掩模层102上形成多个部件和由部件限定的多个开口。根据预定的集成电路图案形成掩模层106的图案。光刻胶工艺可以包括光刻胶涂覆、曝光、曝光后烘烤和显影。然后实施蚀刻工艺以形成沟槽104。蚀刻工艺是在开口处具有约1:10以及在沟槽底部具有约1:3至1:4的氮化物或氮氧化物与氧化物的选择性的干蚀刻工艺。在这个步骤之后去除掩模层106。
[0034]参照图3，浅沟槽隔离(STI)电介质108填充在沟槽104中。例如，STI电介质108由氧化物制成。STI电介质108的部分沉积在硬掩模层102上。
[0035]参照图4，例如，通过在硬掩模层102处具有抛光停止的化学机械抛光(CMP)来抛光STI电介质108。
[0036]参照图5，通过干蚀刻工艺蚀刻STI电介质108。
[0037]参照图6，在衬底100上形成阻挡和抗反射涂(BARC)层110。BARC层110的厚度在从约100埃至约500埃的范围内。例如，BARC层110由氮氧化硅或有机材料制成。可以通过沉积工艺形成BARC层110，并且可选地抛光BARC层110。在BARC层110上形成另一掩模层11