ZrO2、T1、Ta2O5、Y2O3、SrT13 (STO)、BaT13 (BTO)、BaZrO、HfZrO、HfZrO2、HfLaO、HfS1、LaS1、La2O3' AlS1、Ti02、HfTaO、HfT1、Hf02、(Ba, Sr) T13 (BST)、Al2O3' Si3N4、氮氧化物或它们的组合。
[0066]例如，P型功函层184由TiN、W、Ta、N1、Pt、Ru、Mo、Al、WN或它们的组合制成。
[0067]参照图38，在衬底100上形成并且图案化BARC层186和掩模层188。在N阱120之上的半导体线结构114被BARC层186和掩模层188覆盖，而去除P阱126之上的BARC层186和掩模层188的部分。去除P阱126之上的P型功函层184的部分。在去除功函金属层184的部分之后，也去除BARC层186和掩模层188。
[0068]参照图39，在衬底100上形成N型功函层190。例如，N型功函层190由T1、Ag、Al、TiAlMo、Ta、TaN、TiAlC、TiAIN、TaC、TaCN、TaSiN、Mn、Zr 或它们的组合制成。
[0069]参照图40，在衬底100上形成金属栅极层192。通过ALD、PVD、CVD或其他工艺在N型功函层190上沉积金属栅极层192。例如，金属栅极层192由Al、W、Co或Cu制成。
[0070]参照图41，例如，通过干蚀刻工艺去除在STI电介质108之上的金属栅极层192、N型功函层190、P型功函层184和高k介电层182的部分。干蚀刻工艺停止在底部绝缘层180 上。
[0071]参照图42，在衬底100上形成绝缘层194。用绝缘层194填充半导体线结构114之间的间隙。
[0072]参照图43，例如，通过CMP工艺抛光绝缘层194。抛光绝缘层194并且抛光工艺停止在N型功函层190和P型功函层184上。
[0073]参照图44，通过干蚀刻或湿蚀刻工艺蚀刻绝缘层194。去除在STI电介质108之上的绝缘层194的部分。剩余的绝缘层194可以认为是中间绝缘层，其设置在底部绝缘层180上。中间绝缘层194和底部绝缘层180由相同的介电材料制成。中间绝缘层194的顶面与沟道区134和142的顶面基本上齐平。
[0074]参照图45，通过干蚀刻或湿蚀刻工艺去除金属栅极层192、N型功函层190、P型功函层184和高k介电层182的顶部以暴露其上的P型源极区150、N型源极区164和硅化物区176。金属栅极层192设置在N型沟道区134和P型沟道区142周围，并且高k介电层182设置在金属栅极层192和沟道区134、142之间。在这个步骤之后，形成具有垂直全环栅(VGAA)结构的N型隧道场效应晶体管160和P型隧道场效应晶体管170。
[0075]参照图46，在衬底100上形成并且抛光绝缘层196。绝缘层196的顶面高于N型隧道场效应晶体管160和P型隧道场效应晶体管170的顶面。剩余的绝缘层196可以认为是设置在中间绝缘层194上的顶部绝缘层。顶部绝缘层196、中间绝缘层194和底部绝缘层180在下文认为是绝缘层200。通过绝缘层200将N型隧道场效应晶体管160和P型隧道场效应晶体管170隔离。
[0076]参照图47，图案化绝缘层200，并且在绝缘层200中形成多个开口 202。开口 202分别导致位于漏极或源极区上的金属栅极层192和硅化物区176。在一些实施例中，通过干蚀刻工艺形成开口 202。
[0077]参照图48，沉积导电材料204，以及用导电材料204填充开口 202。例如，导电材料204由W、Co、Al或Cu制成。然后，例如，通过CMP工艺抛光导电材料204。
[0078]参照图49，在抛光导电材料204之后，在开口 202中形成多个接触结构206。接触结构206中的一些连接至金属栅极层192，并且其他的接触结构206连接至硅化物区176。接触结构206通过硅化物区176连接至漏极或源极区132、140、150和164。
[0079]参照图50，分别在接触结构206上形成多个电极208以用于后续互连，诸如后段制程(BEOL)工艺。电极208包括栅电极、源电极和漏电极。例如，电极208由Cu、Co或其他金属制成。
[0080]如以上所描述，提供了包括具有高k金属栅极的一个或多个隧道场效应晶体管的隧道场效应晶体管组件。然而，可以通过其他可能的工艺制造隧道场效应晶体管，例如，在形成半导体线结构的行为之前或之后可以实施形成浅沟槽隔离的行为；在形成金属栅极结构的行为之前或之后可以实施源极注入的行为。
[0081]参照图51至图108，其示出了根据一些实施例的用于制造隧道场效应晶体管组件的方法的不同步骤的截面图。应当理解，对于方法的额外的实施例，在方法之前、期间或之后可以提供额外的步骤，并且可以替代或消除以下描述的一些步骤。进一步地理解，对于隧道场效应晶体管组件的额外的实施例，额外的部件可以添加到隧道场效应晶体管组件中，并且可以替代或消除以下描述的一些部件。
[0082]参照图51，在衬底300上形成硬掩模层302。例如，衬底300由硅；诸如碳化硅、砷化铟或磷化铟的化合物半导体；或诸如碳化硅锗、磷砷化镓或磷化镓铟的合金半导体制成。例如，硬掩模层302由氮化硅(SiN)、碳化硅(SiC)、氮掺杂的碳化硅(SiC:N，也称为NDC)、氮氧化硅(S1N)、氧掺杂的碳化硅(SiC: 0，也称为0DC)或氧化硅(S12)制成。
[0083]参照图52，在硬掩模层302上形成掩模层304。掩模层304是光刻胶层。通过光刻工艺图案化掩模层304并且在硬掩模层302上形成多个部件和由部件限定的多个开口。根据预定的集成电路图案形成掩模层304的图案。光刻工艺可以包括光刻胶涂覆、曝光、曝光后烘烤和显影。然后蚀刻硬掩模层302，并且去除通过掩模层304暴露的硬掩模层302的部分。在图案化硬掩模层302之后去除掩模层304。
[0084]参照图53，例如，通过蚀刻工艺去除通过硬掩模层302暴露的衬底300的部分。因此，在衬底300上形成多个半导体线结构306。
[0085]参照图54，退火衬底300。在退火工艺中，在退火工艺中，将诸如氢气的高温气体提供至工艺室内，在工艺室内退火衬底300。在一些实施例中，氧化半导体线结构306，并且通过剥离去除其氧化物以减薄半导体线结构306。
[0086]参照图55，在衬底300上形成阻挡和抗反射涂(BARC)层308。BARC层308的厚度在从约100埃至约500埃的范围内。BARC层308是氮氧化硅或有机材料。可以通过沉积工艺形成BARC层308，并且用BARC层308填充半导体线结构306之间的间隙。
[0087]参照图56，例如，通过在硬掩模层302处具有抛光停止的化学机械抛光(CMP)来抛光 BARC 层 308。
[0088]参照图57，掩模层310在BARC层308上形成并且通过光刻工艺图案化。实施蚀刻工艺以在衬底300中形成沟槽312。蚀刻工艺是在开口处具有约1:10以及在沟槽底部具有约1:3至1:4的氮化物或氮氧化物与氧化物的选择性的干蚀刻工艺。在这个步骤之后进一步去除掩模层310。
[0089]参照图58，在沟槽312中填充浅沟槽隔离(STI)电介质314。例如，STI电介质314由氧化物制成。STI电介质314的部分沉积在硬掩模层302上以及BARC层308上。
[0090]参照图59，例如，通过在硬掩模层302处具有抛光停止的化学机械抛光(CMP)来抛光STI电介质314。
[0091]参照图60，用干蚀刻工艺进一步蚀刻STI电介质314。蚀刻STI电介质314至预定深度。在一些实施例中，去除半导体线结构306之间的间隙填充氧化物层314。图61示出衬底300的斜视图。多个半导体线结构306形成在衬底300上，并且沟槽312形成在半导体线结构306之间。半导体线结构306基本上垂直地设置在衬底300上。
[0092]参照图62，在衬底300上形成BARC层316，并且用BARC层316填充半导体线结构306之间的间隙。抛光或蚀刻BARC层316以暴露设置在半导体线结构306上的硬掩模层302。然后，在BARC层316上形成诸如光刻胶层的掩模层318。通过光刻工艺进一步图案化掩模层318并且在BARC层316上形成部件和通过部件限定的开口，并且通过掩模层318暴露位于沟槽312的一侧的BARC层316的部分。
[0093]参照图63，例如，通过湿蚀刻工艺去除通过掩模层318暴露的BARC层316的部分。从BARC层316、掩模层318和硬掩模层302暴露的衬底300的部分掺杂有P型或N型掺杂剂以形成P阱或N阱。在一些实施例中，衬底300的部分掺杂有N型掺杂剂，诸如P、As、S1、Ge、C、0、S、Se、Te或Sb以在沟槽312的一侧形成N阱320。在这个步骤之后，去除掩模层318 和 BARC 层 316。
[0094]参照图64，在去除掩模层和BARC层之后，可选地退火N阱320。退火工艺包括快速热退火(RTA)、激光退火工艺或其他退火工艺。
[0095]参照图65，在衬底300上形成BARC层322，并且用BARC层322填充半导体线结构306之间的间隙。抛光或蚀刻BARC层322以暴露设置在半导体线结构306上的硬掩模层302。诸如光刻胶层的掩模层324设置在BARC层322上。图案化掩模层324并且在BARC层322上形成部件和开口，并且通过掩模层324暴露BARC层322的部分。
[0096]参照图66，例如，通过湿蚀刻工艺去除通过掩模层324暴露的BARC层322的部分。以N型或P型掺杂剂掺杂从BARC层322和掩模层324暴露的衬底300的部分以形成N阱或P阱。在一些实施例中，衬底300的部分掺杂有P型掺杂剂，诸如B、BF2, S1、Ge、C、ZN、Cd、Be、Mg或In以在沟槽312的另一侧形成P阱326。在这个步骤之后，去除BARC层322和掩模层324。
[0097]参照图67，类似地，可选地退火P阱326。N阱320和P阱326在沟槽312的相对两侧上形成，并且半导体线结构306分别设置在N阱320和P阱326上。
[0098]参照图68，在衬底300上形成BARC层328和掩模层330，并且图案化BARC层328和掩模层330以暴露P阱326和设置在P阱326上的半导体线结构306，其中通过硬掩模层302覆盖半导体线结构306。实施N型注入以在P阱326上形成N型漏极区332。N型掺杂剂基本上垂直地掺杂至衬底300内。同样地，可选地退火N型漏极区332。在退火工艺期间一些N型掺杂剂可以扩散至半导体线结构306的底部内。因此，半导体线结构306的底部可以认为是N型漏极区332的部分。
[0099]参照图69，以N型掺杂剂轻掺杂在N型漏极区332上的半导体线结构306。因此，在N型漏极区332上形成N型沟道区334。N型沟道区334的掺杂浓度小于N型漏极区332的掺杂浓度。因为硬掩模层302覆盖半导体线结构306的顶面，所以通过半导体线结构306的侧面将N型掺杂剂掺杂至半导体线结构306内。也就是，N型掺杂剂倾斜地掺杂至半导体线结构306内。在这个步骤之后，如图70所示，去除设置的BARC层328和掩模层330。同样，可选地退火N型沟道区334。