性能受到影响。
[0034]特别的，上述方法应用于鳍式场效应晶体管的制作时，由于所述鳍部的尺寸较小，相对于平面晶体管而言，对鳍部表面造成的损伤对于鳍部的尺寸以及形成的鳍式场效应晶体管的性能都会造成更大的影响。
[0035]本发明的实施例，在衬底的核心区表面形成伪栅结构，在输入/输出区上形成栅极结构，所述栅极结构的栅介质层厚度的大于伪栅结构的伪栅介质层厚度，从而在后续去除所述伪栅介质层的过程中，能够降低对衬底表面的损伤，从而能够提高所述核心区上的晶体管的性能。
[0036]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0037]请参考图1，提供衬底100，所述衬底100包括第一区域I和第二区域II，在所述衬底100表面形成厚度均匀的栅介质材料薄膜200。
[0038]所述衬底100的材料包括娃、错、错化??圭、神化嫁等半导体材料，所述衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据衬底100上形成的半导体器件选择所述衬底100的类型，因此所述衬底100的类型不应限制本发明的保护范围。
[0039]所述第一区域I和第二区域II上后续分别形成具有不同工作电压的晶体管。本实施例中，在所述第一区域I为逻辑区域，后续在所述第一区域I上形成第一晶体管；所述第二区域II为输入/输出区域，后续在所述第二区域II用于形成第二晶体管；并且所述第一晶体管的工作电压小于第二晶体管的阈值电压。所述第一区域I和第二区域II可以相邻或不相邻。
[0040]在本发明的其他实施例中，所述衬底包括基底、位于基底第一区域I上的第一鳍部、位于基底第二区域II上的第二鳍部，以及位于所述基底表面的隔离层，所述隔离层覆盖第一鳍部和第二鳍部的部分侧壁，并且所述隔离层的表面低于所述第一鳍部和第二鳍部的顶部表面，后续在所述衬底上形成鳍式场效应晶体管。后续形成的伪栅结构横跨所述第一鳍部，后续形成的第二栅极结构横跨所述第二鳍部。
[0041 ] 所述栅介质材料薄膜200的材料为氧化硅或氮氧化硅等绝缘介质材料，可以采用原子层沉积工艺或化学气相沉积工艺形成所述栅介质材料薄膜200。位于所述第二区域II上的栅介质材料薄膜200用于形成第二区域II上的第二栅介质层，所以，所述栅介质材料薄膜200的厚度与待形成的第二区域II上的第二晶体管的第二栅介质层所要求的厚度相同，由于所述第二晶体管位于输入/输出区域，要求具有较高的工作电压，所以，所述第二栅介质层的厚度较高。本实施例中，所述栅介质材料薄膜200的材料为氧化硅，厚度为1nm ?20nmo
[0042]请参考图2，在第二区域II上的栅介质材料薄膜201表面形成第一掩膜层301，暴露出第一区域I上的栅介质材料薄膜200 (请参考图1);以所述第一掩膜层301为掩膜，刻蚀所述第一区域I上的栅介质材料薄膜200，形成栅介质材料层201，使所述第一区域I上的栅介质材料层201的厚度小于第二区域II上的栅介质材料层201的厚度。
[0043]所述第一掩膜层301的材料为光刻胶，形成所述第一掩膜层301的方法包括:采用旋涂工艺在所述栅介质材料薄膜200薄膜形成光刻胶层；对所述光刻胶层进行曝光显影，去除位于第一区域I上的栅介质材料薄膜200薄膜的光刻胶层，形成位于第二区域II上的第一掩膜层301。所述第一掩膜层301用于保护第二区域II上的栅介质材料薄膜。
[0044]在本发明的其他所述例中，所述第一掩膜层301还可以是氮化硅、无定形碳等其他掩膜材料。
[0045]形成所述第一掩膜层301之后，以所述第一掩膜层301为掩膜，刻蚀所述栅介质材料薄膜200,形成栅介质材料层201。
[0046]可以采用湿法刻蚀工艺或干法刻蚀工艺刻蚀所述栅介质材料薄膜200，本实施例中，采用干法刻蚀工艺刻蚀所述栅介质材料薄膜200，与湿法刻蚀工艺相比，采用干法刻蚀工艺更容易控制刻蚀掉的栅介质材料薄膜200的量，使第一区域I上的栅介质材料层201的厚度更容易控制。在刻蚀所述栅介质材料薄膜200之后，形成栅介质材料层201，所述第一区域I上的栅介质材料层201的厚度小于第二区域II上的栅介质材料层201的厚度，本实施例中，所述第一区域I上的栅介质材料层201的厚度为0.5nm?2.5nm，所述第二区域II上的栅介质材料层201的厚度为1nm?20nm。
[0047]请参考图3，去除所述第一掩膜层301，在所述栅介质材料层201表面形成栅极材料层202。
[0048]可以采用灰化工艺或湿法刻蚀工艺去除所述第一掩膜层301。
[0049]所述栅极材料层202的材料为多晶硅，所述栅极材料层202后续用于形成第一区域I上的伪栅极以及第二区域II上的第二栅极。
[0050]可以采用化学气相沉积工艺形成所述栅极材料层202，具体的在所述栅介质材料层201表面形成一定厚度的栅极材料之后，对所述栅极材料进行平坦化，形成栅极材料层202，使所述第一区域I上的栅极材料层202与第二区域II上的栅极材料层202的表面齐平。
[0051]请参考图4，刻蚀所述栅介质材料层201 (请参考图3)和栅极材料层202 (请参考图3)，在第一区域I上形成伪栅结构，在第二区域II上形成第二栅极结构，所述伪栅结构包括位于第一区域I上的伪栅介质层201a和位于所述伪栅介质层201a表面的伪栅极202a，所述第二栅极结构包括位于第二区域II上的第二栅介质层201b和位于所述第二栅介质层201b表面的第二栅极202b。
[0052]可以采用各向异性干法刻蚀工艺刻蚀依次刻蚀所述栅极材料层202和栅介质材料层201，形成所述伪栅结构和第二栅极结构。
[0053]由于第一区域I上的栅介质材料层201的厚度小于第二区域II上的栅介质材料层201的厚度，所以刻蚀所述栅介质材料层201形成的伪栅介质层201a的厚度小于第二栅介质层201b的厚度。本实施例中，所述伪栅介质层201a的厚度为0.5nm?2.5nm,所述第二栅介质层201b的厚度为1nm?20nm。所述第二栅极结构作为第二区域II上形成的第二晶体管的栅极结构，由于所述第二栅介质层201b的厚度较高，所以，所述第二晶体管具有较高的工作电压。
[0054]由于所述第一区域I上的栅极材料层202与第二区域II上的栅极材料层202的表面齐平，所以所述伪栅极202a和第二栅极202b的顶部表面齐平。
[0055]请参考图5，在所述伪栅结构和第二栅极结构侧壁表面形成侧墙203。
[0056]所述侧墙203的材料可以是氮化硅或氧化硅等介质材料，用于保护伪栅结构和第二栅极结构的侧壁在后续工艺中不受损伤。
[0057]本实施例中，所述侧墙203的材料为氮化硅，形成所述侧墙203的方法包括:在所述衬底100表面、伪栅结构、第二栅极结构表面形成侧墙材料层；采用无掩膜刻蚀工艺刻蚀所述侧墙材料层，去除位于衬底100表面、伪栅极202a顶部表面和第二栅极202b顶部表面的侧墙材料层，形成位于伪栅结构侧壁表面以及第二栅极结构侧壁表面的侧墙203。
[0058]形成所述侧墙203之后，在所述伪栅极结构两侧的衬底100的第一区域I内形成第一源漏极(图中未示出)，在所述第二栅极结构两侧的衬底100的第二区域II内形成第二源漏极(图中未示出)，所述侧墙203的厚度限定了所述第一源漏极与伪栅极结构之间的距离，以及第二源漏极与第二栅极结构之间的距离。
[0059]请参考图6，在所述衬底100上形成第一介质层400，所述第一介质层400的表面与所述伪栅结构和第二栅极结构的顶部表面齐平。
[0060]所述第一介质层400的材料可以是氧化硅、碳氧化硅或多孔氧化硅等介质材料。形成所述第一介质层400的方法包括:在所述衬底100上形成第一介质材料层，所述第一介质材料层覆盖所述伪栅结构、第二栅极结构以及侧墙203;以所述伪栅极202a和第二栅极202b的顶部表面作为研磨停止层，采用化学机械研磨工艺对所述第一介质材料层进行平坦化，形成第一介质层400，使所述第一介质层400的表面与所述伪栅极202a、第二栅极202b的顶部表面齐平。
[0061]本实施例中，所述第一介质层400的材料为氧化硅。在本发明的其他实施例中，所述第一介质层400的材料可以是低K或超低K介质材料，以降低寄生电容。
[0062]请参考图7，在所述第二区域II上形成第二掩膜层302，以所述第二掩膜层302为掩膜，去除第一区域I上的伪栅结构，在第一区域I上形成凹槽401，所述凹槽401底部暴露出部分衬底100的表面。
[0063]先去除所述伪栅极202a之后，再刻蚀去除所述伪栅介质层201a。可以采用湿法刻蚀工艺或干法刻蚀工艺去除所述伪栅极202a。本实施例中，采用湿法刻蚀工艺去除所述伪栅极202a，所述湿法刻蚀的刻蚀溶液为氢氧化钾溶液，由于所述第一介质层400与伪栅极202a的材