积和限定以形成所述栅极电极、基体电极、源极电极、栅极屏蔽电极和 漏极电极。2. 根据权利要求1所述的具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，其中所 述栅极屏蔽由P掺杂SiGe组成。3. 根据权利要求1所述的具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，其中，源 极触点、漏极触点、栅极触点、屏蔽触点和基体触点是选自钴Co、钛Ti、镍Ni或铂Pt的组中 的硅化物。4. 根据权利要求1所述的具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，其中所 述衬底包括块状硅衬底。5. 根据权利要求4所述的具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，其中所 述块状硅衬底是具有约1X1015cm3的均匀浓度的p-型掺杂。6. 根据权利要求1所述的具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，其中所 述衬底包括硅衬底，其具有形成在其上的掩埋氧化物BOX和形成在所述BOX的顶表面上的 有源器件区，其中深沟槽隔离沟道限定LDM0S晶体管区域和形成在BICMOS晶片上的双极晶 体管区域，其中所述深沟槽隔离沟道从晶片的顶部向下延伸至所述BOX并与所述BOX耦合。7. -种具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，包括： 衬底； 形成在所述衬底的表面上的有源器件区； 形成在所述有源器件区的LDMOS晶体管区域内的基体阱； 也形成在有源器件区的所述LDMOS晶体管区域内的横向漏极阱，其中所述基体阱和所 述横向漏极阱彼此隔开且不接触； 形成在所述LDMOS晶体管区域内的源极和漏极，其中所述源极形成在所述基体阱内且 所述漏极形成在所述横向漏极阱内，其中所述源极和漏极之间具有横向间距； 包含在所述横向漏极阱内的浅沟槽隔离区域，其从所述漏极横向向外延伸但不接触所 述横向漏极阱的边缘； 形成在所述基体阱上的栅极结构，其位于所述源极和所述有源器件区之间的空间上； 其中所述栅极结构包括应用在所述源极和所述有源器件区之间的所述基体阱的顶部上的 栅极氧化层； 形成在所述栅极氧化层的顶表面上的栅极多晶硅层； 形成在所述栅极多晶硅层的顶表面上的栅极电极； 形成在所述栅极电极和所述漏极之间的栅极屏蔽，其中所述屏蔽与所述栅极电极由基 极屏蔽间隔棒分离； 其中所述栅极屏蔽与所述栅极多晶硅层由栅极多晶间隔棒和屏蔽电介质分离； 所述栅极屏蔽包括用在BICMOS晶片的双极晶体管区域中的双极基极结构，其中所述 栅极屏蔽紧靠但不重叠所述栅极多晶硅层，并且被限制到栅极多晶硅层和所述横向漏极阱 的一部分之间的有限区域； 形成在所述LDMOS晶体管的所述源极、漏极、栅极、栅极屏蔽和基体上的源极触点、漏 极触点、栅极触点、栅极屏蔽触点和基体触点； 形成在LDMOS结构上的电介质，其包括用于所述源极触点、漏极触点、栅极触点和基体 触点的开口；和 金属层，其被沉积和限定以形成所述栅极电极、基体电极、源极电极、栅极屏蔽电极和 漏极电极。8. 根据权利要求7所述的具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，其中所 述衬底包括块状硅衬底。9. 根据权利要求8所述的具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，其中所 述块状硅衬底是具有约1X1015cm3均匀浓度的p-型掺杂。10. 根据权利要求7所述的具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，其中所 述衬底包括硅衬底，其具有形成在其上的掩埋氧化物BOX和形成在所述BOX的顶表面上的 有源器件区，其中深沟槽隔离沟道限定LDMOS晶体管区域和形成在BICMOS晶片上的双极晶 体管区域，其中所述深沟槽隔离沟道从晶片的顶部向下延伸至所述BOX并与所述BOX耦合。11. 根据权利要求7所述的具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，其中所 述栅极屏蔽由P掺杂SiGe组成。12. 根据权利要求7所述的具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S，其中， 源极触点、漏极触点、栅极触点、屏蔽触点和基体触点是选自钴Co、钛Ti、镍Ni或铂Pt的组 的硅化物。13. -种形成具有栅极屏蔽的横向扩散金属氧化物半导体LDMOS的方法，包括： 提供SOI晶片或块状硅晶片，其中，所述SOI晶片包括硅衬底、第一硅层以及所述硅衬 底和所述第一硅层之间的掩埋氧化层BOX; 在完成的晶片中分别指定为NPN晶体管或PNP晶体管的区域中，注入N+NBL和P+PBL杂质到所述第一硅层的顶表面中； 所述NBL、所述PBL和所述第一硅层上方沉积第二硅层，所述第二硅层接触所述NBL、所 述PBL和所述第一硅层，其中所述第一硅层和所述第二硅层结合形成有源器件层； 在所述有源器件层内形成P-阱和N-阱以分别形成N沟道晶体管和P沟道晶体管的基 体； 在有源器件区的N沟道晶体管区域和P沟道晶体管区域内形成横向漏极阱，其中所述 基体阱和所述横向漏极阱彼此隔开且不接触； 沉积栅极氧化层； 限定且注入源极和漏极； 沉积且限定栅极多晶硅层； 在所述栅极多晶硅层上沉积栅极多晶密封层；其中所述栅极多晶密封层氧化物是使用 900°C稀释干02、在40分钟内生长在多晶上的80▲的Si02; 在所述栅极多晶密封层上沉积间隔棒材料，其中所述间隔棒材料是300A的PECVD TE0S； 在所述间隔棒材料上沉积间隔棒氮化物层； 在整个晶片上方沉积200ATE0S层； 沉积5001非晶硅籽晶层； 图案化和刻蚀NPN基极氧化层窗口 0XWIND，以及在刻蚀之后除去光刻胶； 沉积NPN外延基极； 图案化和刻蚀所述多晶屏蔽，其中所述NPN多晶基极利用LAM刻蚀器刻蚀； 在STI区域上刻蚀基极外延多晶，刻蚀将停留在所述氧化层窗口TE0S上，其中，剩余结 构包括基极多晶保护层以形成RF屏蔽LDM0SFET; 移除所述光刻胶； 图案化和刻蚀所述NPN基极； 移除所述光刻胶； 在所述栅极、源极、基体和栅极屏蔽上形成触点且在暴露的触点和栅极屏蔽上方沉积 金属层； 使用快速热退火RTA在触点和栅极屏蔽上形成硅化物；以及 沉积和限定绝缘层材料的最终层和最终金属层以在所述BICMOS器件上形成互连件和 接合焊盘。14. 根据权利要求13所述的形成具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S的 方法，其中所述栅极多晶密封层氧化物是使用900°C的稀释干02、在44分钟内生长在所述 多晶上的8〇人的Si02;15. 根据权利要求13所述的形成具有栅极屏蔽的横向扩散金属氧化物半导体LDMOS的 方法，其中所述间隔棒氮化物是在705°C下、在141分钟内沉积的l〇〇〇A氮化物，其中使用 LAM刻蚀器刻蚀所述间隔棒。16. 根据权利要求13所述的形成具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S的 方法，其中200人TE0S层沉积在684°C的熔炉中、在160分钟内完成。17. 根据权利要求13所述的形成具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S的 方法，其中所述NPN外延基极沉积在825°C下、2分钟内、使用双盒SiGe:C分布完成，其中， 接着，在所述基极内提供硼刺突，并提供约40nm的轻掺杂硅覆盖层以在所述有源器件层内 提供1100A单晶层。18. 根据权利要求13所述的形成具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S的 方法，其中使用LAM刻蚀器刻蚀所述NPN基极，其中在所述STI场氧化层刻蚀上刻蚀的所述 基极外延层将在所述氧化层窗口TE0S上停止，并且所述刻蚀还从CMOS上移除基极多晶保 护层。19. 根据权利要求13所述的形成具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S的 方法，其中所述金属层选自钴Co、钛Ti、镍Ni或铂Pt的组中。20. 根据权利要求13所述的形成具有栅极屏蔽的横向扩散金属氧化物半导体LDM0S的 方法，其中绝缘层材料的所述最终层是Si02。21. 根据权利要求13所述的形成具有栅极屏蔽的横向扩散金属氧化物半导体LDMOS的 方法，其中所述最终金属层由铝组成。22. 根据权利要求13所述的形成具有栅极屏蔽的横向扩散金属氧化物半导体LDMOS的 方法，进一步包括： 在有源器件区的所述N沟道晶体管区域和所述P沟道晶体管区域内的所述横向漏极阱 的部分中形成浅沟槽隔离STI区，其中所述STI区包含在所述横向漏极阱内且从所述漏极 横向向外延伸，但不接触所述横向漏极阱的边缘。
【专利摘要】本发明涉及以锗硅BICMOS技术在模拟/射频功率ED-CMOS中建立栅极屏蔽的方法。一种以SiGe？BICMOS技术制造MOSFET晶体管的方法，并且得到的结构具有形成在栅极电极116和漏极区106之间的漏栅反馈电容屏蔽112。该屏蔽不与栅极107重叠，由此最小化对晶体管的输入电容的影响。该过程不需要复杂或昂贵的处理，因为该屏蔽由通常用于SiGe？BICMOS技术中的双极基极材料组成。
【IPC分类】H01L29/423, H01L29/78, H01L21/8249, H01L27/06, H01L21/336
【公开号】CN105097804
【申请号】CN201510266619
【发明人】J·A·巴伯库克, A·萨多夫尼科夫
【申请人】德克萨斯仪器股份有限公司
【公开日】2015年11月25日
【申请日】2015年5月22日
【公告号】US20150340448