金属膜，诸如金(Au)膜。
[0068]另外，根据本实施例，半导体芯片CP被通过所谓的面朝上封装法安装在布线衬底WS上，其中布线衬底的背面CPb和上表面wst彼此相对。半导体芯片CP被通过粘合剂DB固定到芯片安装区域CMR(见图3)的上表面WSt。粘合剂DB不限于特定类型，只要它可以将半导体芯片CP牢固地固定到布线衬底WS的上表面wst即可。根据本实施例，例如使用环氧热固性树脂。
[0069]另外，如图2和3所示，半导体芯片CP通过多个导线BW分别与布线衬底WS电耦连。更具体地，导线BW的一端耦连到半导体芯片CP的表面CPt上的焊盘PD，并且另一端耦连到布线衬底WS的端子BF。导线BW包含，例如，金(Au)，并且由所谓的正常接合法形成，其中与焊盘的接合点在第一接合侧，并且与端子BF的接合点在第二接合侧。然而，图2所示的导线BW的耦连法是一个例子，并且作为修改，可以通过所谓的反向接合法形成导线BW，其中与焊盘ro的接合点在第二接合侧，并且与端子BF的接合点在第一接合侧。
[0070]接着，将进行关于用于密封半导体芯片CP，导线BW和端子BF的密封体MR的描述。如图1所示，密封体MR在平面图中为四边形。另外，密封体MR包括:上表面MRt ;位于上表面MRt的相对侧的下表面MRb (见图2);和位于上表面MRt和下表面MRb之间的4个侧表面MRs。在图2所示的例子中，在布线衬底WS上形成密封体MR。因此，密封体MR的下表面MRb与布线衬底WS的上表面WSt相对。密封体MR的上表面MRt位于封装表面的相对侧上。因此，例如，当在封装之后不在半导体器件PKG1上布置结构时，上表面MRt成为视觉上可识别的表面。
[0071]另外，密封体MR是绝缘树脂体，主要包括许多填充物颗粒，诸如热固性树脂(例如，环氧树脂)，硬化剂和硅土。另外，密封体MR中混入碳颗粒作为染色剂。
[0072]另外，如图2所示，密封体MR在与布置在封装内部的半导体芯片CP和导线BW紧密接触的状态下被固化。即，密封体MR具有保护半导体芯片CP和导线BW的功能。
[0073]另外，如图1所示，多个符号被附加在密封体MR的上表面MRt上。在图1所示的例子中，该符号包括标记MK1，MK1是字符符号，其中使用字符表示诸如产品型号名称的信息。另外，该符号包括，例如，编码(标识信息，加密的标识信息)MK2，MK2是图形符号，其中信息被加密。另外，在图1所示的例子中，标记MK1和编码MK2是通过向密封体MR照射激光光束而变得可识别，并且在其上表面MRt形成凹凸部分而形成的铭刻标记。
[0074]如图1所示，附加在密封体MR上的符号中的标记MK1是字符符号，其中，例如，使用字符表示诸如产品型号名称的信息。因此，通过以密封体MR上的字符符号呈现诸如产品型号名称的信息，可以在视觉上识别半导体器件PKG1。
[0075]另外，附加在密封体MR上的符号中的编码MK2是，例如，图形符号，其中信息被加密。为了解码记录在编码MK2上的信息，使用后面描述的读取器识别该符号信息，并且对该信息解码，例如，作为电子数据。如同编码MK2，当信息被变为图形形式时，如果它可被通过读取器读取，它是否是视觉上可识别的并不重要。因此，与诸如标记MK1的需要在视觉上识别的符号相比，图形可被绘制得较小。换言之，在编码MK2的情况下，与标记MK1相比，可以增加每单位面积的信息数量。另外，如同编码MK2，当信息被变为图形形式时，例如，信息可被通过读取器容易地转换为电子数据。
[0076]例如，如果通过加密关于单个产品的生产的历史数据的信息，诸如半导体器件PKG1的生产日期，生产线，批号，和组成部件的批号，形成编码MK2，即使当在处理中出现缺陷时，可以迅速地指出缺陷的原因。另外，例如，如果诸如产品型号名称的信息被作为编码MK2转变为图形形式，通过将其转换为电子数据，可以容易地执行库存控制。
[0077]作为包括能够使用读取器读取的信息的图形符号，例如，存在所谓的条形码，其中在具有条带形状的符号区域中，沿着条带的延伸方向依次布置具有各种宽度的黑白线。条形码是所谓的一维码，其在条带的延伸方向上具有信息，但是不在与该延伸方向正交的方向上具有信息。
[0078]在另一方面，在图1所示的例子中，编码MK2是所谓的二维编码，其在两个方向(图1中的X方向和Y方向)上具有信息。由于二维码在两个方向上具有信息，其特征是可以记录的信息的数量比一维码多很多。
[0079]另外，在二维码的情况下，因为信息的数量可以增加，还可以包括关于半导体器件PKG1的信息之外的各种信息。例如，编码MK2包括切口符号(也被称为“定位图形”)，它是用于检测编码MK2的位置或者方向的对准标记。通过允许编码MK2包括对准标记(诸如切口符号)，可以减少读取器读取包含在编码MK2内的信息的时间。
[0080]另外，例如，编码MK2可以包括纠错码(例如，被称为“Reed-Solomon码”的纠错码)。在这种情况下，例如，即使当由于缺陷等不能获得编码MK2的符号信息的一部分时，可以通过以用于纠错的码进行校正来获得信息。即，在二维码的情况下，与一维码相比，可以增加信息的数量。因此，可以改进读取记录在该编码上的信息的可靠性。然而，即使包括纠错码，当不能获得编码MK2的大部分符号信息时，也不能对该信息解码。
[0081 ] <半导体器件的制造方法>
[0082]接着，将使用图4所示的流程图解释制造参考图1到3描述的半导体器件PKG1的方法。图4是示出了参考图1到3解释的半导体器件的组装流程的解释图。
[0083]<基体材料提供步骤>
[0084]首先，在图4所示的基体材料提供步骤中，提供图5和6所示的布线衬底MPS。图5是示出了在图4所示的基体材料提供步骤内提供的布线衬底的整个配置的平面图。另外，图6是图5的A部分的放大平面图，图7是沿着图6的线A-A取得的放大截面图。另外，在图5中，为了指出围绕器件区域DVP的周边的框架区域FR，在框架区域FR内给出了图案。
[0085]如图5所示，在这个步骤中提供的布线衬底MPS具有框架区域FR内的器件区域DVP。特别地，器件区域DVP被以矩阵形状布置。换言之，布线衬底MPS具有器件区域DVP之外的框架区域FR。虽然器件区域DVP的数目不限于图5所示的模式的数目，本实施例的布线衬底MPS包括，例如，以矩阵形状布置的48个器件区域DVP(图5中的4行*12列)。即，布线衬底MPS是具有器件区域DVP的所谓的多片衬底(mult1-piece substrate)。
[0086]另外，围绕器件区域DVP中的每一个，提供了切割区域(切割线)DCP，它是在图4所示的切割为片步骤中切割布线衬底MPS的区域。如图5所示，切割区域DCP布置在相邻的器件区域DVP之间，并且布置在框架区域FR和器件区域DVP之间。
[0087]每一个器件区域DVP对应于图2和3所示的布线衬底WS。在被在这个步骤中提供的布线衬底MPS的每一个器件区域DVP内，在上表面(表面，芯片安装面)WSt侧提供芯片安装区域CMR(见图6)。另外，围绕芯片安装区域CMR，形成从绝缘膜SR1暴露出来的端子BF(见图6)。另外，在器件区域DVP的上表面WSt的相对侧上的下表面(背面，封装面)WSb上形成接合盘(端子，外部端子)LD。在这个步骤中，图2所示的焊料球SB未被耦连到接合盘LD，并且接合盘LD中的每一个从绝缘膜SR2中暴露出来。
[0088]另外，框架区域FR是不形成配置图1到3所示的半导体器件PKG1的组件中的每一个的空白区域。当在布线衬底MPS上组装半导体器件的组件时，框架区域FR被用作处理台。另外，虽然不被保留在作为成品的半导体器件PKG1中，存在被在图4所示的制造步骤中使用的形成的组件。
[0089]如图5所示，布线衬底MPS在平面图中为四边形。另外，布线衬底MPS在其外边缘部分具有在X方向延伸的侧边MPsl，相对侧边MPsl的侧边MPs2，在与X方向正交的Y方向上延伸的侧边MPs3和与侧边MPs3相对的侧边MPs4。在图5所示的例子中，布线衬底MPS在平面图中为矩形。另外，侧边MPsl和MPs2是长边，并且侧边MPs3和MPs4是短边。器件区域DVP中的每一个在平面图中为四边形。另外，沿着各个侧边MPsl和MPs3以矩阵形状形成器件区域DVP。
[0090]另外，框架区域FR包括:侧边MPsl和器件区域DVP之间的区域FR1 ;侧边MPs2和器件区域DVP之间的区域FR2 ;侧边MPs3和器件区域DVP之间的区域FR3 ;和侧边MPs4和器件区域DVP之间的区域FR4。
[0091]另外，如图5所示，在布线衬底MPS的侧边MPsl —侧上的区域FR1内，形成多个入口(gate)图案GTp。另外，在布线衬底MPS的侧边MPs2的一侧上的区域FR2内，形成多个出口(vent)图案VTp。入口图案GTp是从图7所示的绝缘膜SR1暴露出来的金属图案。在器件区域DVP的每一列的中心处形成入口图案GTp。另外，出口图案VTp是在图7所示的绝缘膜SR1内形成的沟槽图案，并且被形成在与入口图案GTp相对的位置处。
[0092]虽然被在后面详细描述，在图4所示的密封步骤中，通过所谓的转移模制法形成密封体，其中在模制装置中提供树脂并且固化。从布线衬底MPS的侧边MPsl —侧提供用于密封的树脂。模制装置内的气体从布线衬底MPS的侧边MPs2侧排出。入口图案GTp这样形成，使得允许容易地剥离在作为树脂提供端口的入口部分形成的入口树脂。另外，这样形成出口图案VTp以便控制排出模制装置内的气体的方向。
[0093]另外，如图5所示，在本实施例的布线衬底MPSi:，附加了编码(标识信息，加密的标识信息)MK3，MK3是信息被加密的图形符号。编码MK3是其中衬底ID被加密的图形符号，衬底ID是当对布线衬底MPS施加处理时，用于标识每一个布线衬底MPS的唯一性信息。在设置于框架区域FR的一部分内的标记区域MKR内形成编码MK3。在图5所示的例子中，在布线衬底MPS的侧边MPs2和器件区域DVP之间，在框架区域FR的区域FR2的一部分内提供形成标记MK3的标记区域MKR。根据本实施例，将进行关于事先将编码(标识信息)MK3附加到布线衬底MPS的情况的描述。然而，可以在这个步骤中形成编码MK3。
[0094]编码MK3是标识符号，其使得可以在图4所示的每一个制造步骤中追踪安装在布线衬底MPS上的部件的历史数据，以及应用于布线衬底MPS的每一个器件区域DVP的处理的历史数据。因此，在不形成密封体的位置形成编码MK3，从而可在已在布线衬底MPS上形成密封体之后读取编码MK3。
[0095]另外，提供编码MK3以便标识布线衬底MPS。因此，它可以是类似于图1所示的标记MK1的字符信息。然而，它可以是图形信息，以便增加单位面积的信息的数量。因此，就减小标记区域MKR的面积而言，形成图形信息是优选的。另外，类似于图6所示的编码MK3，在具有X方向和Y方向的信息的二维码的情况下，特别地，可以减小标记区域MKR的面积。
[0096]在图5所示的例子中，编码MK3是基于与图1的编码MK2不同的加密规则的图形符号。然而，类似于编码MK2的切口符号，它包括用于检测编码MK3的位置或者方向的对准标记。另外，例如，编码MK3可以包括纠错码(例如，被称为“Reed-Solomon码”的纠错码)。
[0097]另外，本实施例的编码MK3是铭刻标记，可以通过，例如，向在绝缘膜SR1的下层中形成的金属层ML1照射激光光束，并且在金属层ML1的暴露表面上形成凹凸部分标识该标记。可以通过向绝缘膜SR1照射激光光束暴露金属层ML1。
[0098]另外，编码MK3不限于上面的模式，只要可以正确地读取编码MK3的信息即可。例如，可以在绝缘膜SR1内形成凹凸部分。在这种情况下，不需要在绝缘膜SR1的下层内形成金属层ML1，使得可以减少用于布线衬底MPS的材料。然而，当考虑到容易读取编码MK3时，优选地，在标记区域MKR内形成金属层ML1，从而反射光的数量的差异可以变得明显，并且金属层ML1可被从绝缘膜SR1暴露出来。
[0099]另外，在框架区域FR的标记区域MKR和器件区域DVP之间形成坝状物部分DM。根据本实施例，坝状物部分DM是通过去除绝缘膜SR1形成的沟槽，并且被形成为围绕标记区域 MKRo
[0100]虽然将在后面描述细节，通过在密封步骤在标记区域MKR和器件区域DVP之间形成坝状物部分DM，即使当树脂围绕密封体的主体泄漏时，也可以读取编码MK3。
[0101]在布线衬底MPS的制造步骤中形成图5所示的编码MK 3，并且衬底ID存储在后面描述的图10所示的主服务器内。另外，如果布线衬底MPS是外购件，例如，在这个步骤或者在下面的管芯接合步骤的管芯接合处理之前，在读取编码MK3之后记录衬底ID。
[0102]〈管芯接合步骤〉
[0103]接着，在图4所示的管芯接合步骤中，如图8所示，半导体芯片CP被安装在器件区域DVP内。图8是示出了半导体芯片安装在图6所示的布线衬底上的状态的放大平面图。另外，图9是示出了半导体芯片安装在图7所示的布线衬底上的状态的放大截面图。另外，图10是详细地示意地示出了图4所示的管芯接合步骤的解释图。
[0104]在这个步骤中，如图8和9所示，半导体芯片CP安装在上表面WSt上，上表面WSt是布线衬底MPS的芯片安装面。半导体芯片CP包括:表面CPt，在表面CPt上形成的焊盘PD ;和位于表面CPt的相对侧的背面CPb (见图9)。另外，根据本实施例，半导体芯片CP被通过所谓的面朝上封装法安装在布线衬底MPS上，其中背面CPb与布线衬底MPS的上表面WSt相对。另外，在图9所示的例子中，半导体芯片CP被通过粘合剂DB粘贴地固定到布线衬底MPS上。粘合剂DB包含，例如，热固性树脂，诸如环氧树脂。
[0105]另外，如图10示意地所示，本实施例的管芯接合步骤包括这样的步骤，其中在半导体芯片CP被安装在布线衬底MPS上前后，读取附加在布线衬底MPS上的编码MK3，并且因此将读取的信息(根据本实施例，作为布线衬底MPS的唯一性信息的衬底ID)存储在具有存储器的主服务器MS内。以下，将参考图10进行其描述。
[0106]图10所示的半导体晶片WH经过了用于在半导体衬底上形成集成电路的晶片处理和划分为片步骤，并且处于被划分为多个半导体芯片CP的状态。
[0107]半导体器件的晶片处理包括多个步骤，其中在半导体晶片WH的每一个半导体芯片(划分为片之前的半导体芯片)中通过组合光刻技术，CVD技术，溅射技术和蚀刻技术形成集成电路。另外，晶片处理包括电特性测试步骤，其中探针与在每一个半导体芯片CP的主表面(形成集成电路的表面)上形成的焊盘ro(见图8)的表面接触，并且进行检查以便查看配置该集成电路的元件有缺陷还是没有缺陷，以及用于耦连元件的布线导通还是不导通。
[0108]另外，将半导体芯片CP划分为片的步骤是这样的步骤，其中切割带被放置在已经通过电特性测试步骤的半导体晶片WH的背面上(与主表面相反的表面)，在这种状态下，切割半导体晶片WH以便获得多个半导体芯片CP。通过将半导体晶片WH划分为片形成的半导体芯片CP在被以上述的切割带保持的状态下传递到