BR的中央部分处。
[0055]接触区域CR距外延层ΕΡ的上表面的深度比形成源极区域SR的深度更深。虽然在图中图示了将接触区域CR形成为比形成本体区域BR的深度更浅的结构，但是形成接触区域CR的深度可以比形成本体区域BR的深度更深。每个接触区域CR是出于将相关本体区域BR与稍后将描述的金属膜(源极电极)电耦合以便将本体区域BR固定到规定电位(源极电位)之目的而形成的区域。即，接触区域CR的ρ型杂质浓度高于本体区域BR的ρ型杂质浓度，并且接触区域CR和相关本体区域BR中的每一个都彼此接触。
[0056]接着，如图4所示，在光致抗蚀剂膜PR1之后，去除绝缘膜ΗΜ1和侧壁SW，形成用于覆盖元件区域1Α并且使终端区域1Β的部分暴露出来的光致抗蚀剂膜PR2。接着，将光致抗蚀剂膜PR2用作掩模以较低的浓度将ρ型杂质(例如，铝(Α1))的离子注入到外延层ΕΡ的上表面中。结果，在终端区域1Β中的外延层ΕΡ的上表面处形成ρ型半导体区域ΤΜ。
[0057]半导体区域ΤΜ与本体区域BR接触，并且形成为比本体区域BR更接近随后将形成的半导体芯片的外围。进一步地，半导体区域ΤΜ形成在比本体区域BR更深的深度处。另夕卜，半导体区域ΤΜ的深度可以比得上本体区域BR的深度。进一步地，半导体区域ΤΜ未到达外延层ΕΡ的下表面。
[0058]在终端区域1Β中，本体区域BR和具有比本体区域BR更低的掺杂浓度的半导体区域ΤΜ在成为更接近待通过之后步骤形成的半导体芯片的外围的方向上以按顺序并排的方式而形成。通过形成这种JTE(结终端延伸)结构，可以:缓和在半导体芯片的端部处的电场；并且避免器件的耐电压由于电场浓度而退化。
[0059]接着，在去除光致抗蚀剂膜PR2之后，形成碳层以便覆盖SiC衬底SB和外延层EP，并且之后，通过在1700°C至1800°C下进行热处理来活化包括SiC衬底SB和外延层EP的衬底。由于该热处理是在较高的温度下进行，因此在形成栅极电极之前进行该热处理。接着，去除碳层。
[0060]接着，如图5所示，通过例如CVD方法等在外延层EP的整个表面之上形成厚度例如为20nm的氧化硅膜IF1。接着，通过例如CVD方法等在氧化硅膜IF1的整个表面之上形成厚度例如为lOOnm的多晶硅膜PS1。多晶硅膜PS1由作为具有比碳化硅(SiC)更高的氧化速率的半导体膜的硅(Si)膜组成。
[0061 ] 接着，如图6所示，通过光刻技术在多晶硅膜PS1之上形成光致抗蚀剂膜PR3的图案。光致抗蚀剂膜PR3是在元件区域1A中的相邻源极区域SR之间的区域正上方具有开口的抗蚀剂图案。在本申请中，在其中在之后的步骤中待在沟道区域之上通过栅极绝缘膜形成栅极电极的、在源极区域SR之间的区域，在一些情况下称为有源区域。进一步地，在其中在栅极绝缘膜旁边形成具有比栅极绝缘膜更大的膜厚度的绝缘膜的、在两侧都中介有源区域的区域，在一些情况下称为场区域(元件隔离区域)。
[0062]接着，通过将光致抗蚀剂膜PR3用作掩模进行干法蚀刻，使多晶硅膜PS1的上表面在多个凹槽T1的底部处暴露出来，由此使多晶硅膜PS1开口，从而形成凹槽T1。在这种情况下，为了避免外延层EP的包括沟道区域的上表面受到干法蚀刻的破坏，使外延层EP的上表面在干法蚀刻步骤中不暴露出来。即，将作为绝缘膜的氧化硅膜IF1用作蚀刻停止膜。
[0063]接着，如图7所示，在去除光致抗蚀剂膜PR3之后，去除氧化硅膜IF1的部分，并且通过将多晶硅膜PS1用作掩模进行湿法蚀刻而使在有源区域中的外延层EP的上表面暴露出来。结果，本体区域BR的待成为每个MOSFET的沟道区域的上表面，在相邻源极区域SR之间暴露出来。即，暴露出了彼此面对的两个本体区域BR的在相邻源极区域SR之间的上表面、以及在两个本体区域BR之间的外延层EP。
[0064]由于此处使用的是湿法蚀刻方法而不是干法蚀刻方法，所以可以避免本体区域BR的待成为沟道区域的上表面被破坏。结果，可以避免引起性能退化，诸如在MOSFET中的关断电流的增加。
[0065]进一步地，通过湿法蚀刻方法的处理，是一种具有较低的图案化位置精确度的处理方法。即，当在待蚀刻膜的上部分处形成掩膜图案并且进行湿法蚀刻时，出现的问题是，膜的端部缩后到掩膜图案的端部的内部，并且缩后幅度可以难以控制。
[0066]在本实施例中，相反地，由于氧化硅膜IF1的在多晶硅膜PS1之下的膜厚度为约20nm并且从而非常小，所以可以缩短使氧化硅膜IF1开口并且使外延层EP的上表面暴露出来而进行的湿法蚀刻的时间。结果，可以将由湿法蚀刻方法引起的待蚀刻膜的缩后幅度减少至最小，并且因此可以改进蚀刻的处理精度。结果，可以减小MOSFET的宽度并且因此可以实现更高集成的M0SFET。
[0067]接着，如图8所示，通过对包括外延层EP和多晶娃膜PS1的整个结构进行热处理，对外延层EP的在凹槽T1底部处从氧化硅膜IF1暴露出来的上表面以及多晶硅膜PS1进行氧化处理。结果，在暴露在氧化硅膜IF1的开口处的外延层EP之上，即，在本体区域BR的作为在与源极区域SR相邻的区域中的沟道区域的上表面之上，形成栅极绝缘膜GF。进一步地，栅极绝缘膜GF也形成在暴露在成对本体区域BR之间在氧化硅膜IF1的开口处的外延层EP之上。栅极绝缘膜GF的膜厚度例如为约50nm。
[0068]进一步地，在热处理步骤中，使多晶硅膜PS1的多个部分全部氧化，并且形成包括氧化硅膜的场绝缘膜FI 1。场绝缘膜FI 1是包括绝缘膜的膜，该绝缘膜通过使多晶硅膜PS1和形成在该多晶硅膜PS1之下的氧化硅膜IF1 (参照图7)氧化而形成。
[0069]多晶硅膜PS1通过热处理与氧(0)结合并且成为氧化硅膜，并且膜厚度和宽度均增加。结果，场绝缘膜FI1的膜厚度增加至例如约250nm。结果，在外延层EP之上，形成在场区域中的较厚场绝缘膜FI1、和形成在有源区域中的较薄栅极绝缘膜GF，形成为彼此相邻并且接触。场绝缘膜FI1和栅极绝缘膜GF均分别由氧化硅膜组成，并且彼此耦合以一体化在一起，并且配置成氧化物绝缘膜01。在对应于在氧化物绝缘膜01中的多个凹槽T1 (参照图7)的位置处形成多个凹槽T2，该凹槽T2不穿过氧化物绝缘膜01，在凹槽T2正下方的氧化物绝缘膜01配置成栅极绝缘膜GF，并且凹槽T2的侧壁的氧化物绝缘膜01配置成场绝缘膜FI1。
[0070]此处，通过使在氧化硅膜IF1之上的厚的多晶硅膜PS1氧化，来形成场绝缘膜FI1的端部，从而使得上部分可以外悬在有源区域与场区域之间的界限处的有源区域侧上。即，场绝缘膜FI1的端部在有源区域中的本体区域BR的上表面之上成为屋檐状形状。
[0071]换言之，场绝缘膜FI1的端部分别地形成在栅极绝缘膜GF的相关端部正上方，以便与栅极绝缘膜GF隔开并且外悬在栅极绝缘膜GF之上。因此，场绝缘膜FI1的侧壁成为倒锥形形状。即，场绝缘膜FI1的在横向方向上的宽度，即在沿着SiC衬底SB的主表面的方向上的宽度，从下表面朝着上表面增加。场绝缘膜FI1的上表面的端部位于有源区域正上方。即，在栅极绝缘膜GF的上表面或者外延层EP的上表面与场绝缘膜FI1的侧壁之间的最小角度为小于90度的锐角。
[0072]接着，如图9所示，例如通过CVD方法在氧化物绝缘膜01之上形成多晶硅膜PS2和绝缘膜IF2。虽然附图示出了多晶硅膜PS2的膜厚度小于绝缘膜IF2的膜厚度，但是也可以是多晶硅膜PS2的膜厚度大于绝缘膜IF2的膜厚度。将N型杂质(例如，磷(P))注入到多晶硅膜PS2中。
[0073]此处，由于场绝缘膜FI1的侧壁形成为屋檐状形状，所以通过CVD方法等沉积的多晶硅膜PS2的部分嵌入到在场绝缘膜FI1的端部处的屋檐部分与在该屋檐部分正下方的栅极绝缘膜GF之间的区域中。结果，栅极绝缘膜GF、多晶硅膜PS2、场绝缘膜FI1、多晶硅膜PS2和绝缘膜IF2按顺序形成在本体区域BR的作为沟道区域的部分的上表面正上方。
[0074]接着，如图10所示，在通过光刻技术和干法蚀刻方法将绝缘膜IF2图案化之后，将绝缘膜IF2用作硬掩膜进行干法蚀刻，并且从而将多晶硅膜PS2图案化。结果，在多个位置处形成包括多晶硅膜PS2的栅极电极GE。栅极电极GE的部分形成为填充在有源区域正上方(即，在栅极绝缘膜GF正上方)的凹槽T2的内部。S卩，栅极电极GE形成为填充在场绝缘膜FI1的两个相对部分之间的间隙。
[0075]S卩，与栅极绝缘膜GF的上表面接触的栅极电极GE形成在本体区域BR正上方，即在沟道区域正上方，并且在外延层EP的与源极区域SR相邻的上表面之上暴露出来。此处，场绝缘膜FI1的上表面的每个端部都位于在有源区域中的栅极绝缘膜GF的相关端部正上方、以及与栅极绝缘膜GF的相关端部的上表面接触的栅极电极GE正上方。
[0076]进一步地，栅极电极GE的另一部分形成为，与场绝缘膜FI1的与在凹槽T2外部的有源区域相邻的上表面相接触。即，栅极电极GE形成为，从场绝缘膜FI1的彼此相对并且具有相关凹槽T2中介其间的两个部分中的一个部分正上方到另一部分正上方。即，栅极电极GE和绝缘膜IF2终止于场绝缘膜FI1正上方。换言之，栅极绝缘膜GF、栅极电极GE、场绝缘膜FI1和栅极电极GE，按顺序存在于在包括沟道区域的有源区域中的本体区域BR的上表面的端部正上方。
[0077]这样，形成MOSFET Q1，每个MOSFET Q1都包括栅极电极GE、栅极绝缘膜GF、源极区域SR、作为沟道区域的本体区域BR、包括漂移层的外延层EP、和作为漏极区域的SiC衬底SB ο在每个MOSFET Q1中，当向栅极电极GE施加规定电位时，在栅极电极GE正下方的本体区域BR中形成沟道，从而，在与沟道相邻的源极区域SR中的电子穿过本体区域BR的上表面(沟道)，在竖直方向上在外延层EP中前进，并且流入到SiC衬底SB中，即流入到漏极区域中，并且从而电流在与路径相对的方向上流动。
[0078]即，每个MOSFET Q1都是平面栅极型垂直MOSFET。每个MOSFET Q1都是η沟道型场效应晶体管、和具有称为DM0S (双扩散型MOSFET)的结构的功率MOSFET。
[0079]当通过图案化步骤处理多晶硅膜PS2时，场绝缘膜FI1具有比栅极绝缘膜GF更大的膜厚度，因此不必担心氧化物绝缘膜01被蚀刻穿透。进一步地，由于此处将绝缘膜IF2用作硬掩膜来处理栅极电极GE，所以可以改进栅极电极GE的在横向方向上的处理精确度。
[0080]此处，在形成MOSFET的步骤中，即使是在元件之间的场区域中，也可以考虑形成具有与栅极绝缘膜相同的膜厚度的绝缘膜，而不形成如场绝缘膜FI1 —样厚的绝缘膜。然而，如果尝试通过对在这种结构中的场区域之上的多晶硅膜进行处理来形成栅极电极，那么在蚀刻的精确度差等情况下，担心在场区域中的绝缘膜会被穿透或者变薄，从而引起短路或者耐电压降、以及MOSFET不正常地操作。进一步地，如果绝缘膜被穿透，那么在其正下方的外延层的上表面被破坏。
[0081 ] 在本实施例中，相反地，通过在栅极绝缘膜GF旁边形成具有比栅极绝缘膜GF更大的膜厚度的场绝缘膜FI1，可以帮助在用于形成栅极电极GE的步骤中的蚀刻。进一步地，通过形成具有大膜厚度的场绝缘膜FI1，可以抑制在衬底之上的接线的电场传输至半导体元件。而且，当在衬底之上形成除了稍后将描述的MOSFET之外的元件(例如，二极管等)时，可以将具有较大膜厚度的场绝缘膜FI1用作元件隔离层，因此可以使元件彼此电分离。
[0082]此处，为了在有源区域与场区域之间形成具有不同膜厚度的氧化物绝缘膜0