GE的宽度的程度。结果，可以减小场区域的在彼此相邻的栅极电极GE的两个部分之间的宽度。
[0136]这样，可以:减小元件所占用的面积；使半导体芯片微型化并且高度集成；并且因此改进半导体器件的性能。
[0137]进一步地，如上面陈述的，可以:将接触区域CR和包括金属膜Ml的接触塞布置在接近有源区域的位置处；并且因此减小每个源极区域SR的从源极区域SR的耦合至相关接触塞的端部至源极区域SR的在相对侧的端部(即，源极区域SR的与相关沟道接触的端部)的范围内的宽度。结果，可以:缩短在具有高电阻值的源极区域SR中的电流路径；并且因此减少MOSFET Q1的功耗。结果，可以改进半导体器件的性能。
[0138]进一步地，由于在图13中示出的场绝缘膜FI1的侧壁具有倒锥形的屋檐状形状，所以可以避免在与在凹槽T2的底部处的侧壁相邻的栅极绝缘膜GF的上表面之上形成凹陷。即，由于可以保持整个栅极绝缘膜GF的膜厚度均匀，所以与对比示例不同，可以避免:栅极绝缘膜GF的端部的膜厚度减小；以及耐电压在栅极电极GE与外延层EP之间局部地减小。因此，可以:改进MOSFET Q1的耐电压；并且因此改进半导体器件的性能。
[0139]而且，可以通过将栅极电极GE的下部分嵌入在场绝缘膜FI1的侧壁的屋檐部分之下从而固定栅极电极GE，来使栅极电极GE难以从外延层EP上方剥离，并且增加栅极电极GE的机械强度，来改进半导体器件的性能。
[0140](实施例2)
[0141]在下文中参照图17至图20对改变在实施例1中阐释的MOSFET中的场绝缘膜的屋檐状侧壁的角度从而使得其更加垂直于衬底的主表面的配置进行阐释。图17至图20是阐释了根据本实施例的半导体器件的制造步骤的截面图。
[0142]在根据本实施例的半导体器件的制造步骤中，首先进行与参照图1至图7所阐释的步骤相似的步骤。即，如图7所示，在通过在SiC衬底SB之上的外延层EP之上按顺序形成氧化硅膜IF1和多晶硅膜PS1来形成层合膜之后，使层合膜开口从而使外延层EP的上表面暴露出来。
[0143]接着，如图17所示，通过例如CVD方法，在外延层EP之上形成多晶硅膜PS3以便覆盖氧化硅膜IF1和多晶硅膜PS1。多晶硅膜PS3是包括具有比碳化硅(SiC)更大的氧化速率的硅(Si)膜的半导体膜。多晶硅膜PS3的膜厚度为例如10nm，并且因此多晶硅膜PS3不会完全地填充作为多晶硅膜PS1的开口的凹槽T1。多晶硅膜PS3覆盖多晶硅膜PS1的上表面和侧壁，并且进一步地覆盖在凹槽T1之下的外延层EP的上表面、以及氧化硅膜IF1的侧壁。
[0144]进一步地，多晶硅膜PS3完全地覆盖多晶硅膜PS1的比氧化硅膜IF1的侧壁突出得更接近凹槽Tl的中央的端部正下方的凹陷。g卩，多晶硅膜PS3嵌入在多晶硅膜PS1的端部与外延层EP的上表面之间。结果，多晶硅膜PS3的在凹槽T1中的侧壁不成为屋檐状形状，并且形成为更接近垂直于外延层EP的上表面的角度的角度。多晶硅膜PS3可以完全地填充凹陷，只要多晶硅膜PS3的膜厚度不小于氧化硅膜IF1的膜厚度的一半。
[0145]接着，如图18所示，通过进行与参照图8所阐释的步骤相似的热处理，使多晶硅膜PS1和PS3氧化。结果，在有源区域中，使与外延层EP的上表面接触的多晶硅膜PS3氧化，从而形成厚度为约50nm的栅极绝缘膜GF。进一步地，在中介于有源区域的场区域中，形成场绝缘膜FI2，该场绝缘膜FI2包括氧化硅膜IF1和通过使多晶硅膜PS1和PS3氧化而形成的氧化硅膜(参照图17)。栅极绝缘膜GF和场绝缘膜FI2彼此一体化在一起并且配置成氧化物绝缘膜02。
[0146]凹槽T3形成在与在场绝缘膜FI2的相邻部分之间的凹槽T1 (参照图17)相对应的位置处，并且栅极绝缘膜GF形成在凹槽T3的底部处。场绝缘膜FI2的侧壁具有倒锥形形状，但是形成为比在实施例1中阐释的场绝缘膜FI1(参照图8)的侧壁更接近垂直于外延层EP的上表面的角度的角度。
[0147]这是因为，在参照图17所阐释的步骤中，在多晶硅膜PS1的端部处的屋檐部分之下的间隙被用多晶硅膜PS3填充。此处，在通过热处理进行的氧化步骤中，由于通过使具有较大膜厚度的整个多晶硅膜PS1氧化而形成的氧化硅膜在横向方向上膨胀，所以凹槽T3的侧壁成为倒锥形形状。即，凹槽T3的宽度向上减小。
[0148]接着，如图19所示，通过进行与参照图9和图10所阐释的步骤相似的步骤，在有源区域和在附近的氧化物绝缘膜02之上，形成栅极电极GE和绝缘膜IF2的图案。栅极电极GE填充凹槽T3，并且与栅极绝缘膜GF的上表面接触。即，栅极电极GE嵌入在场绝缘膜FI2的形成为屋檐状形状的端部与在其正下方的栅极绝缘膜GF之间。
[0149]接着，如图20所示，通过进行与参照图11至图13所阐释的步骤相似的步骤，形成根据本实施例的具有包括栅极电极GE的多个MOSFET Q1的半导体器件。在本实施例中，由于场绝缘膜FI2的端部具有倒锥形形状，所以可以获得与实施例1相似的效果。
[0150]进一步地，根据本实施例的场绝缘膜FI2的侧壁形成在比实施例1更接近垂直于外延层EP的上表面的方向的方向上。结果，通过热处理，可以在外延层EP的在凹槽T3的底部处的上表面之上，形成具有更均匀的膜厚度的栅极绝缘膜GF。进一步地，由于通过不对外延层EP的上表面而是对此处沉积的多晶硅膜PS3(参照图17)进行热氧化处理来形成栅极绝缘膜GF，所以可以:形成具有均匀的膜厚度的栅极绝缘膜GF ;以及避免在栅极绝缘膜GF的端部处形成凹陷。结果，可以:增加MOSFET Q1的耐电压；由此改进半导体器件的性能；以及避免栅极绝缘膜GF的绝缘击穿。
[0151]此处，在场绝缘膜的侧壁的屋檐部分形成为朝着有源区域很大程度地突出的情况下，栅极电极的嵌入在该屋檐部分正下方的部分具有小的膜厚度、并且在截面图中成为锐角的针状形状。在这种情况下，出现的一个问题是:电场集中在栅极电极的嵌入在屋檐部分正下方的部分上，并且倾向于发生绝缘击穿。进一步地，在这种情况下，担心机械应力集中在栅极电极的嵌入在屋檐部分正下方的部分上从而栅极电极被毁坏。
[0152]在本实施例中，相反地，场绝缘膜FI2的侧壁形成为接近竖直方向的角度，并且因此可以避免电场集中在屋檐部分正下方的栅极电极GE上。结果，可以:避免绝缘击穿发生；增加MOSFET Q1的耐电压；并且因此改进半导体器件的性能。进一步地，由于场绝缘膜FI2的侧壁形成为接近竖直方向的角度，所以可以避免应力集中在屋檐部分正下方的栅极电极GE上。结果，可以:增加栅极电极GE的强度；并且因此改进半导体器件的性能。
[0153]虽然至此已经基于各个实施例对本发明人所做的本发明进行了具体地阐释，但是不言而喻，本发明不限于这些实施例并且在不脱离本发明的要旨的范围内可以进行多种修改。
【主权项】
1.一种半导体器件的制造方法，包括以下步骤: (a)提供第一导电类型的衬底，所述衬底含有碳化娃； (b)在所述衬底之上，形成所述第一导电类型的半导体层，所述半导体层含有碳化硅、并且具有沿着所述半导体层的上表面彼此相邻的第一区域和第二区域； (c)在所述第一区域中的所述半导体层的所述上表面，形成与所述第一导电类型不同的第二导电类型的第一半导体区域；并且在所述第二区域中的所述半导体层的所述上表面，形成所述第一导电类型的第二半导体区域； (d)在所述步骤(c)之后，在所述半导体层之上，顺序地形成第一绝缘膜和第一半导体膜，所述第一半导体膜包括与碳化硅相比具有更大的氧化速率的材料； (e)通过使在所述第一区域中的所述第一半导体膜开口，而使所述第一绝缘膜的上表面暴露出来； (f)通过湿法蚀刻方法使从所述第一半导体膜暴露出来的所述第一绝缘膜开口，而使在所述第一区域中的所述第一半导体区域的上表面暴露出来； (g)在所述步骤(f)之后，通过氧化处理，而在所述第一区域中的所述半导体层之上形成栅极绝缘膜，并且通过所述氧化处理，形成第二绝缘膜，所述第二绝缘膜含有所述第一绝缘膜和通过使所述第一半导体膜氧化而形成的膜、并且与所述栅极绝缘膜相比具有更大的膜厚度；以及 (h)在所述第二绝缘膜的彼此相对并且具有所述第一区域中介其间的多个部分之间，嵌入并且形成栅极电极。2.根据权利要求1所述的半导体器件的制造方法， 其中，在所述步骤(f)处，在沿着所述半导体层的所述上表面的方向上，所述第一绝缘膜的侧壁从所述第一半导体膜的侧壁缩后。3.根据权利要求1所述的半导体器件的制造方法， 其中与所述第一绝缘膜相比，在所述步骤(d)中形成的所述第一半导体膜具有更大的膜厚度。4.根据权利要求1所述的半导体器件的制造方法， 其中所述制造方法进一步包括如下步骤: (i)在所述栅极电极旁边的所述半导体层之上，形成电耦合至所述第一半导体区域和所述第二半导体区域的接触塞。5.根据权利要求1所述的半导体器件的制造方法， 其中所述栅极电极终止于所述第二绝缘膜正上方。6.根据权利要求1所述的半导体器件的制造方法，在所述步骤(f)之后并且在所述步骤(g)之前，进一步包括如下步骤: (j)形成第二半导体膜，以填充在所述第一半导体膜与在所述第一半导体膜正下方的所述半导体层之间的间隙。7.根据权利要求1所述的半导体器件的制造方法， 其中所述第二半导体区域和所述衬底分别配置包括所述栅极电极的场效应晶体管的源极区域和漏极区域。8.根据权利要求1所述的半导体器件的制造方法， 其中在所述步骤(d)中形成的所述第一绝缘膜的膜厚度大于所述栅极绝缘膜的膜厚度。9.一种半导体器件，包括: 第一导电类型的衬底，所述衬底含有碳化娃； 所述第一导电类型的半导体层，形成在所述衬底之上； 与所述第一导电类型不同的第二导电类型的第一半导体区域、以及所述第一导电类型的第二半导体区域，在所述半导体层的上表面彼此相邻地形成； 栅极电极，通过栅极绝缘膜而形成在所述第一半导体区域正上方；以及 绝缘膜，形成为与在所述第二半导体区域正上方的所述栅极绝缘膜相比，具有更大的膜厚度， 其中所述栅极电极的部分位于所述绝缘膜的端部正下方，并且嵌入在所述栅极绝缘膜正上方。10.根据权利要求9所述的半导体器件， 其中形成在所述栅极绝缘膜的上表面与所述绝缘膜的侧壁之间的最小的角度小于90度。11.根据权利要求9所述的半导体器件， 其中所述栅极电极终止于所述绝缘膜正上方。12.根据权利要求9所述的半导体器件， 其中在所述栅极电极旁边的所述半导体层之上，形成有电耦合至所述第一半导体区域和所述第二半导体区域的接触塞。
【专利摘要】本发明的各个实施例涉及半导体器件的制造方法和半导体器件。本发明可以在通过湿法蚀刻使SiC衬底之上的绝缘膜开口而指定形成在该衬底上的竖直型功率MOSFET的有源区域的情况下，改进该湿法蚀刻的精确度并且使半导体器件小型化。在外延层之上按顺序形成具有小膜厚度的氧化硅膜和具有比该氧化硅膜更大的膜厚度的多晶硅膜，之后通过干法蚀刻方法使该多晶硅膜开口，接着通过湿法蚀刻使氧化硅膜开口，以及从而使在有源区域中的外延层的上表面暴露出来。
【IPC分类】H01L21/31, H01L21/76, H01L29/78
【公开号】CN105280546
【申请号】CN201510359350
【发明人】新井耕一, 滨正树, 笼利康明, 久田贤一
【申请人】瑞萨电子株式会社
【公开日】2016年1月27日
【申请日】2015年6月25日
【公告号】US9337327, US20150380541