。空穴不需要通过相反掺杂的区域的扩散（如对于图24中的PNP型基极的情 况）。JFET型基极相比PNP型基极输入的优点是，没有T2器件的基极电流损失到PNP输入 级的基极电流，这可节省约5%的输入驱动电流。进一步的优点来自这样的事实，大约0. 3V 的夹断电压通常小于lxVbe，并且可能允许驱动器电路从饱和器件移除电荷，而没有反偏置 结来防止它。
[0265] 改讲的自举电路
[0266] 图26示出了根据本发明的改进的自举电路。不像标准晶闸管或三端双向可控硅， T2器件不具有用于自持导通的机构。对于晶闸管或三端双向可控硅，这种机构的代价是每 安培的开关电流的损失大约1W。T2器件可通过利用BJT结构的固有的电流增益将其降低 约10倍。然而，这可能会使用额外的电路。
[0267] 图26A，B示出了在两个阶段操作以将通常< +0.IV的CE1处的低电压加倍至通常 +1V的VDD电压的开关的布置。MOSFET开关（Q1，Q2)由微控制器内的PWM控制器控制。Q1 开关以用磁通充电电感器2610,其中Cl作为输入滤波电容器。Q2将正升压电流切换至VDD 和C2上。电压提升是由占空比设置。
[0268] 图26C，D示出了布置，其中CE1为负（因为这将是AC负载电流反相时）。电感器 中建立的电流是相反极性的。当在这种情况下Q1断开，Q3被切换至VEE以产生的典型-IV 的负电压。不同的开关Q3操纵负升压到C3。存在待机模式，其中该DC-DC转换器可以被关 闭，以节省电力。
[0269] 图26F)是不言自明的电荷栗电路。这可以双向耦合+VDD到-VEE，以在微控制器 命令下将能量从一个轨道传递到另一轨道。这意味着，+1V和-IV(总计2V)可用于向微控 制器供电，无论T2器件开关为正，为负还是AC。
[0270] 驱动器电路的改讲
[0271] 图26G)是基极驱动器电路，其利用VDD，VEE和GND工作，并再次通过微控芯片内 的PWM驱动。这可以被控制以针对NPN型T2器件（P-体区域）产生正基极电流或可以驱 动PNP型T2器件（N-体区域）的负基极电流。在非连续模式下，PWM比率设置基极电流。
[0272] 在100%的PWM处，可用于基极的最大电压是+VDD或-VEE。
[0273] 初始自举电路
[0274] 在感应DC-DC开关导通之前，以及在电荷栗开启之间，电路必须积累足够能量，以 便能够成功地启动。图26E)示出了电路，其可以获取正或负的漏电流并通过二极管D1或 D2存储在VDD(C2)或VEE(C3)上。控制芯片内的电路，如低频微控制器模式，可从VDD或 VEE的仅1. 2V启动。
[0275] 如果C2和/或C3足够大，当T2器件被命令导通时，将有足够的能量用于DC-DC 和电荷栗的自持启动。直到命令导通器件之前，可以保持超低功耗待机模式，其只从泄漏供 电。如果固有T2漏电流（热产生的半导体泄漏）存在，则并行（示出）的泄流电阻可以保 证足够的电流。Q9是NM0S开关，其能够在启动期间隔离电容器C1，由于C1可能具有这样 的高值，使得在60HzAC操作期间，其电压不摆动足以容许二极管Dl，D2工作。
[0276] 棹制器芯片构i告
[0277] 许多用于自举的M0S在高电流工作（与通过T2器件电流相同），，但是因为它们是 低电压开关，它们采用与微控制器相同的深亚微米晶体管在相同管芯上制造。建立在〇. 15u 工艺的NMOSFET的"导通"电阻是约0. 0005欧姆*mm2。因此，它只需几mm2的管芯面积以 实现这些M0S开关。
[0278] T2器件作为IGBT的替代
[0279] 置量
[0280] 本文扩展了T2器件的驱动器电路（在文本先前称为IBT-特别是但不排他地涉及 JFET输入晶体管器件）。注意，需要重新考虑现代电子设备中电流模式晶体管的作用。它 也着眼于如何以更低的成本和更好的性能构造使普遍的IGBT晶体管的功能等效。
[0281] 总体比较功率半导体的电流樽式和电压樽式驱动:
[0282] 电压樽式·极驱动:
[0283] MOSFET和IGBT具有电压模式开/关控制，其中绝缘栅极上足够高电压的（10V典 型值）引起的底层低掺杂半导体中的反转通道从断开切换为导通。一旦该电压已建立在栅 极，则不需要更多的电流以保持开关在导通状态。理论上，驱动器电路仅需要低电流电路并 且制作简单。在实践中，在迅速开关时，需要许多安培的电流，以允许栅极的快速充电，从而 高效导通和断开器件。平均栅极功耗仍然非常低，但即便如此，MOS器件需要高电压（典型 值额定15V)控制驱动器过程提供几安培的脉冲电流。历史上，当功率MOSFET和IGBT出现 在1970,1980年代时，大部分控制系统使用+/-15V电源，因此高压栅极不被视为问题。今 天，很少工作在高于5伏的模拟控制电路和工作在低于3. 3V的逻辑1C。
[0284] 电流樽式基极驱动:
[0285] 双极结型晶体管（BJT)是原型电流模式器件，其需要电流驱动到其基极以将其导 通。电压电平为低，一般低于温度范围内的硅器件的0.9V。最初，电流用于充电结电容，但 之后需要连续电流流动以保持开关在导通状况。连续基极电流重新提供由于在器件中重新 结合而丢失的注入的载流子。晶体管的^ 电流增益越高，连续基极电流需要越低。
[0286] 基极电流功率损耗通常被看作是不可忽略的，但一般忽视的是，这获得了器件中 别处不成比例的效率增益。例如，25Α的集电极电流BJT具有β为10,需要2. 5Α的基极电 流以保持充分导通。假设〇. 75V的基极电压，这相当于功率1.9W。为了在各种M0S和BJT 类型的器件之间进行公平的比较，（在自举基极电流的产生的基极中，其中外部看不见该基 极功率），考虑该损耗作为对器件的"导通"电阻的有效增加是有用的。刚才提到的示例损 耗相当于3毫欧姆的导通电阻，这对于高电压MOSFET是不可能匹配的低数值。
[0287] 为了高效操作，BJT器件应以"刚刚够"的基极电流驱动，以维持集电极电流在低 Vce(饱和）。利用1970年代可用的技术，实现饱和的动态控制的基极驱动器电路是笨重， 昂贵和非最佳的。因此BJT至少在低压应用领域由功率MOSFET迅速取代。
[0288] 然而今天，单一芯片微控制器能够完全实时控制BJT(32位微处理器，包括FLASH， RAM，12位ADC，四重PWM，串行端口，可以以约$0. 50买到），情况则完全不同。
[0289] 此外，低电压高电流的系统现在是常见的-典型服务器微处理器通过PCB迹线在 150A，IV供电，而满足这些需要的基于电感器的D⑶C模块较小（最近，在英特尔的Haswell 微处理器上，包括电感器的整个系统被集成在芯片上）。
[0290] 电流模式低电压驱动的优点
[0291]-可以在标准逻辑制程以PWM，ADC和驱动器（硅中P/N结所需最大低电压约0. 9V) 来实现
[0292]-可以将微处理器与片上系统的驱动集成
[0293]-反向基极电流可以比没有更快（相比IGBT)断开器件
[0294]-基极电荷（电感器版本）的大多的绝热恢复
[0295] 电流樽式功率晶体管的电感基极驱动器电路
[0296] 此前对具有多个基极电流平衡电阻器的优点进行了讨论，以确保BJT指的匹配 (见参考图22的描述）。应该有与单个器件的管芯内的硅特性的均匀性的问题。相同的平 衡效果可以通过修改先前描述的电感性降压模式PWM驱动器以将输出分成基极电流驱动 器的多个电感分支来实现。这示于图27a针对管芯上匹配，但也可以用来匹配并行操作的 多个管芯。再次，该功能是可选的。使用电感器来匹配电流的优点是比使用电阻器有更低 的损耗。从一个器件到下一器件的电流变化与VBE和对电感器的峰值驱动电压之间的差异 成比例。
[0297] 在"导通"期间，平均基极电流可以使用非连续电流电感器驱动来控制。基极电流 正比于PffM_ratio~2。非连续操作发生在断开时间足够长以使得电感器电流在下一个正脉 冲之前下降到零时。如果PWM频率是足够高的，则非连续性质不会导致断开T2器件。当 PWM周期短时，PWM周期中给定的电荷量远低于在充当对基极电流的电容性滤波器的T2器 件的BJT结中累积的饱和电荷。
[0298] 图28示出一个路径的电流相对于PWM值（0-255范围）的转移曲线，示出不连续 的电流驱动是高度非线性的。
[0299] 有利的是，如果PWM感应路径被分割并且是独立的，其提供了机会来添加多相操 作。
[0300] 图27b表明将同一PWM占空比给予每个路径，或者有利地每个路径的波形也可以 是彼此之间的相位偏移，以帮助减少开关噪声和降低纹波电流。
[0301] 使用ADC，微控制器可以知道并且命令正或负电流建立（分别导通，断开），这是通 过保持输出的正或负，直到所需的电流被计算或测量为存在。或者，可以设置对于连续导电 很好的电平-刚好足够的基极电流，以基于来自CE2的饱和检测ADC结果保持器件上的电 压降在理想点。
[0302] 利用电感器的怏谏导通方案:
[0303] 串联电感基极驱动的一个缺点是，它限制了基极电流（由电感的定义）上升速 率，这可能会增加功率晶体管的导通时间，从而增加其开关损耗。对于大多数应用，对于 IMHz+PffM频率和低值基极电感器（<luH)，主T2结无法导通的事实强烈并且立即（直到 P/N结电荷已建立）让基极感应电流强建立，使其最终非常快推动通过损耗主导的导通级 (小于2uS)。如果较高的导通速度是希望的，则图27A或27F所示的1C晶体管驱动器拓扑 可以采用预充电方案回避在基极电流建立中的正常延迟。由于驱动器1C是智能和数字的， 并且正驱动电流的时间是预先已知的，可以部署预充电期间以在施加电流到基极之前获得 能够达到所要求的水平的电感器电流。
[0304] 图27C具有导通方案波形。仅在电流已充分升高到所需的水平之后，电流被施加 到基极。
[0305]断开:
[0306] 断开可以用相反的电压相反的电流驱动来完成。储存时间（所有的电荷被移除之 前，所述晶体管仍良好导电的时间）允许电流建立而不需要如用于将其导通一样的特殊措 施。但是，可以设想更复杂的驱动方案，其中电感器被电"交换"[DTOTM0S开关]，以即时 反相基极电流，保持其幅度，这将提供非常快速的断开。
[0307] 备选地，智能驱动器能够在晶体管要被断开的已知时间之前减小基极电流，让它 脱离饱和，并且这会加速晶体管通过断开区域，减少断开时间损失。
[0308]绝热:
[0309] 在导通和断开期间，转移到基极的大部分电荷由电感器/电源电容器系统绝热存 储/回收。这允许使用非常大的+ve，-ve在导通期间部署，断开器件提供高开关速度和最 低的开关损耗。
[0310] 开/关的电容件加谏:
[0311] 当然，可以使用电容器基极常规BJT驱动器电路。
[0312]用于高谏IGBT类铟的应用的最怏数字开/关电流樽式驱动器
[0313] 图29是数字电流模式驱动器2900的示意图。多个这些可以驱动基极指或管芯。示 例是针对N-体T2器件，如NIGBT结构（后述），其中主晶体管是PNP，基极是NPN或N-JFET， 需要-Ve极性电流以导通。
[0314] 电源VEE_(adj)通常-0. 9V来自利用单个电感器以正常的方式构成的DC-DC转换 器（可能是自举DC-DC)，并且由VDAC可编程，VDAC设置为足以驱动最高电压指的Vbe加上 一些余量以考虑FET电压降。从ADC信息的反馈可以用于微调该电压，该电压可以正好在 导通T2器件之前被设置为更高以加速。
[0315] 该方案是非绝热的，但电流建立不依赖于电感器斜坡时间。
[0316] 单个基极电流的全数字"DAC"控制输出。器件的基极（VBE)和稍大的VEE_(adj) (通常为0. 1至0. 2V差）之间的电阻设置基极电流。
[0317] 数字大小加权的FET形成阵列（示出3比特，可以是8或更多），构成连接VEE_ (adj)到T2器件指的基极的该电阻（由FET"导通"电阻形成）的有效二进制设置，并给出 针对电流的整体DAC功能。
[0318] 上述的多个单元可以独立地驱动多个基极指和/或多个管芯。
[0319] 在本示例中，断开T2器件是通过JFET实现的。不像标准的IGBT，T2器件（尤其 是JFET版本，其具有越0. 3V屏障电位）在断开期间从结内器件的体内积极除去电荷。有 利地，这缩短了断开时间，并减少断开的能量损失。
[0320] 因为使用低电压，电流模式基极驱动，该系统可以完全在任何标准深亚微米CMOS ASIC内实现。为了 了解所需要的面积，0. 18uCMOS工艺（1. 8V)具有小于0. 001欧姆*mm2 的NFET导通电阻。例如，100A的基极电流驱动器仅需要ASIC中1mm2的硅NFET区域，以 切换该电流（在实践中，与缓冲器相比，获得进出管芯的电流占用更多的空间但成本仍然 低）。
[0321] 数字控制允许在输出功率循环中的多点"动态"调整驱动。例如，在导通时，可以 给出非常高的电流，在循环期间，基极电流可以被定期修整，以保持晶体管T2在饱和的最 佳点。接近导通期间结束时，在最后相反电流用来断开器件之前，电流可以减少以最小化所 存储的电荷。
[0322] 更先进的版本可以以编程方式通过校准所确定的指驱动器之间的预编程偏移和 增益电流，消除大晶体管的各种特性中的失配。这将提供T2器件中更均匀的电流密度。
[0323] 可能是更理想的是，将ASIC安装在T2管芯上，并在管芯之间之间引线接合。
[0324]组合驱动器
[0325] 提到的方法的一个或多个可以组合，以获得最佳的效果。
[0326] 可以集成控制电子电路的一部分或全部到T2晶体管管芯。
[0327]12器件：T2器件和驱动器的组合以NIGBT"非绝缘双极晶体管"取代IGBT
[0328]标准的平而IGBT的结构和橾作的回顾
[0329] 图30(a)示出标准的平面IGBT的横截面。当栅极端子取为典型+10V时，在栅极 下的P区域上形成反转片，提供从N+发射极到N-基极区域的N-型连接。这个特征本身并 不注入少数载流子，而是当集电极是正时从集电极P+区域注入少数载流子。这有三个次最 佳的效果。1)通态电压永远不能小于1二极管压降。2)虽然器件原本能够AC电压阻挡， 但是它不能被反极性方向导通。3)没有外部可用接触到可能被用于去除电荷以实现快速断 开的N区域。
[0330]IGBT的等效电路通常表示为PNP晶体管，其基极通过NM0S晶体管开关。这是 ΡΝΡβ被设计成相对高（> 4)的器件的良好模型。在这些器件中，"基极"电流作为电子流 过NM0S，而更大得多的空穴电流从C扩散到Ε，作为基极中的少数载流子。
[0331]PIN二极管与NM0S器件串联的另一种模型是合适，其中ΡΝΡ的β<约2。在这些 情况下，重新结合是如此之高，大多数注入的空穴不能从C至Ε，而是存在于足够数量以减 少Ν-层（如PIN二极管）的电阻。在这种情况下，NM0S中的电流占总开关电流的较高比 例，而来自晶体管β动作的帮助更少。
[0332] 用于替代IGBT的12器件的结构
[0333]Ν-体版本的12器件见图30Β，其以BJT基极（在这种情况下，ΝΡΝ基极）或JFET 基极12器件构成，每个器件以类似的方式通过将电子注入Ν-基极来操作，并且只是已经描 述过的12结构的反向掺杂版本。极性和电流流动方向相对于Ρ-体Τ2器件反转。
[0334] 而在IGBT中，J-FET的区域被认为是"寄生"，并导致在沟槽IGBT上的发展以避免 它们；在I2JFET基极器件中，JFET区域被鼓励并且是断开状态所必需的。在导通状态，耗 尽沟道消失，被替换为导电率比M0S反转沟道高若干量级的少数载流子注入沟道。
[0335] 在操作上，主载流PNP晶体管实际上与IGBTPNP模式相同（以及就此对于晶闸管 而言），但在这种情况下，它可以操作而没有C到E(CE1到CE2)主导电路径中的内置二极管 压降。
[0336] 栅极/基极布置有很大的不同。所有绝缘栅极材料和IGBT接触都不再存在，并且 不再有N+区域连接到E。这消除了NPNP闭锁的可能性，因为在N+接触不是对能够维持闭 锁的潜在或永久低阻抗。
[0337] 对于这些N-体12器件，在Ibase电流处的-VBE的负基极电压给出了通过C至E 端子的电流βχIBASE。在PNP的低β的情况下，PIN动作也将存在（如PIN模式IGBT)， 基极将不得不获取器件的大部分开关电流。在极限处，与如果没有PNP动作，12器件的效 率不会太大超过IGBT，除了消除IGBT的M0S电阻通道电压降之外。
[0338] 穿通/非穿通/电子辐照诜烦：
[0339] 用于IGBT的同一组设计优化，如穿通/N+缓冲层可以被施加到12器件，使它不对 称，并且不能够支持（多）反向电压。
[0340] 区域标签BL可以是N-，N+或介于两者之间，正如用于场阻止，软穿通，可控穿通， 轻穿通等的标准IGBT处理。电子辐照可以应用于T2型器件，如同它可以用于传统的IGBT 以实现寿命控制。
[0341] 诱明发射极/集电极:
[0342] 此外，似乎是没有理由如果需要也不能实现透明发射极或集电极。在掺杂很浅，使 得载流子可以直接通过并在高表面重新结合速度金属触点上重新结合。
[0343] 固有反二极管可能件
[0344] 对于任何版本的12器件，结构的AC导电能力可以"免费"给出可编程反并联二极 管特性（而IGBT不能在集电极变为负时导通厚基极BJT)。当12驱动器1C检测到负集电 极电压时，它可以可选地驱动基极电流，其中基极空穴将被拉出顶P+结，导通晶体管并箝 位负偏移。这种箝位动作是欧姆性（饱和），因此可以在适中的电流密度处低至0.IV。
[0345] 12 "NIGBT" 相对于IGBT的优势
[0346] -更简单得多的制造过程（不需要氧化物，更少的掩模，更少扩散）。
[0347] -更高效得多
[0348] -无P/N二极管压降
[0349] -类似"欧姆"的饱和"导通"电阻，或程序控制下不饱和。
[0350] -直接控制主基极结的内部电荷
[0351] -通过积极从基极移除电荷进行快速关闭的可能性
[0352] -AC或DC开关
[0353] -利用特殊驱动器的固有反并联二极管动作（欧姆）
[0354] (而IGBT需要外部二极管或额外处理步骤来制作一个）
[0355] IGBT到NIGBT12器件的示例转换
[0356] 为了说明IGBT转换到12器件的过程，我们采取了与Silvaco的AtlasTCAD漂移 扩散仿真器分布的平面IGBT。
[0357] 见例如http: //www.silvaco.com/examDles/tcad/section40/examDle4/〇
[0358] 在相同的掺杂和几何形状，去除M0S部分和重新排列端子和接触，12版本将仿真 导通电压从1.75V降到0. 15V时，代价是因基极电流的0. 5V(相当于VCE损失）。当寿命从 luS增加至5us时（在标准CZ晶片规格中仍很好），这种代价降到0. 2V等效。
[0359] 总的好处是2. 5-5X降低的导电损耗，提高开关性能，可以在CMOS芯片上集成驱 动器，以及少2个制造掩模步骤。
[0360] AC电流导电路径
[0361] 当考虑12器件的AC操作时，图31有助于可视化每个操作方向上的主电流路径。 在该电路中，该器件的整体器件的β是10。
[0362] (注：β=αΛ?-α) ;α=βΛ?+β))
[0363] 12器件可以进一步简化为DC应用，在这种情况下，它不需要第二晶体管元件，如 JFET。参照图30C，其中，示出12器件的横向版本）。之前提到的构造技术是可用的，但蚀 刻的基极特征可能足够深以切透CE1磷扩散。
[0364] 矩阵转换器应用
[0365] 可能是用于中电压的单个最大的应用，低/中频电源开关是在变频电机驱动应用 中-目前$180亿美元每年用于这些逆变器驱动器。
[0366] 大约50 %的世界使用的所有电功率的进入电动机应用中，其中可变频率驱动器通 常可以