将其减少约 18% (来源http://en.wikipedia.org/wikiA/Variable_frequency_ drive)〇
[0367] 目前，已被转换为可变频率工作的电机应用声称每年节省超过十亿吨碳排放。
[0368] 变频驱动代表的安装基数的3%，仅安装到进入市场的新电机的40% (其余直接 连接到三相线路功率），留下了巨大的尚未开发的潜力的碳减排。
[0369] 低采用率的最大的原因是逆变器电子器件的成本以及相对于标准的开关电子器 件（如IGBT基于AC-DC-AC的驱动器）增加的输入谐波功率和由于DC总线电容器引起的 故障导致可靠性降低引起的次要问题。
[0370] 公知并广泛地研究的矩阵转换器AC-AC转换器可以绕过所有已知的问题，并具有 用于电机驱动应用的以下优点。
[0371]-极低的输入谐波
[0372]-良好的功率因数
[0373]-通过排除直流电容器的高可靠性
[0374]-双向能量流-击穿，再生可能
[0375](矩阵转换器拓扑实际上是总AC-AC电源转换拓扑，而不限于电机驱动）。
[0376] 图32显示了使用12器件和本文件中已经概述的驱动技术的非常低成本和高可靠 性的矩阵转换器系统拓扑。3X3的AC开关的阵列是直接矩阵转换器的操作的基础，12器 件适合于这种应用。
[0377] 当组合在3X12器件的阵列中时，它们可以由包含任何讨论的各种驱动器电路的 3个拷贝的3输出驱动器1C本地驱动。中央控制电路可以协调的3组三重器件的开关。
[0378]器件命名約宙：
[0379]T2器件-非穿通设计，具有几乎对称的正向和反向导电和耐压能力。它具有2个 晶体管结构，还具有高电压，高电流的主BJT功率结构-NPN或PNP。此外，T2器件具有JFET 或BJT结构的输入晶体管基极，例如，T2NJ-NPN具有JFET输入晶体管，和T2PB-PNP具有双 极输入晶体管。应该理解的是，T2器件先前称为IBT器件，特别但不排他，设计为IBTJFET 晶体管版本。
[0380] 12器件-穿通，或场终止器件，与IGBT竞争，并也被称为"NIGBT"（非绝缘栅双极 晶体管）。该器件与T2相同，但是增加场终止或其它掩埋层将一个方向上的耐压能力降低 至约-20V，而两个方向的电流能力将被保留。12器件具有两晶体管结构-与T2相同的选 项（见上文）。12器件工作在"射极跟随器"配置，即使当主晶体管β降至单位以下时也 是有用的。
[0381]Β2器件-通常但不一定穿通，或场终止器，与IGBT竞争，所以是另一种"NIGBT"。 类似于12器件，耐压能力低，但现在-0. 6V最大。1晶体管结构-垂直BJT。当以正确的驱 动器操作时，其具有固有的反向二极管，其是"免费"得来的，并且可以由基极的反向饱和导 电率调制，以用于极低的正向电压。Β2器件工作在共发射极模式。
[0382]场阳lh(FS)器件。
[0383] 场阻止与上述穿通设计的原理并无不同，其中在电压保持基极（漂移）区域内存 在额外高掺杂的掩埋层。
[0384](见图30,其中BL为掩埋层）。场阻止往往只是比掩埋层较厚和较少高度掺杂，但 可以达到同样的目的。参照NPN(P-基极）器件，当高电压结的反向偏压超过一定限度时， 耗尽区域充分延伸通过P基极层3015,只有较高P掺杂的场阻止层3010防止耗尽区域到达 发射极N+扩散3025,并造成击穿。对于给定的管芯厚度，该器件在它的优选方向具有更高 得多的击穿电压，但不再是对称的AC开关，由于在相反方向，场阻止层的掺杂有显著降低 击穿电压的效果。尽管如此，DC开关在许多应用中是优选的。
[0385]T2, 12和B2器件上的场阻止的效果类似于IGBT或PIN二极管中，其中穿通操作 还有助于在无需附加寿命控制措施的情况下加快器件断开。
[0386] 图30D示出了B2器件的示意图，包括与场阻止层3010的垂直厚基极BJT。这样的 设计是完全平面版本，但各向异性蚀刻的版本也是可能的。示出20u宽度的半界面。
[0387]NPNB2器件的场阻止层3010将是典型9u厚的P扩散，掺杂水平约lel5至lel6/ cm3可利用硼，铝或镓的杂质来形成，后两者具有快扩散速度，并且可以可能与磷杂质共掺 杂（共烧），以用于单炉扩散处理，得到所需结。这个过程的适当引用可以是US3681155A。
[0388] Si02可以被用来作为对磷的掩模材料，以形成结图案。
[0389] 图30G示出根据方案（金属化之前）构成的完整管芯的顶视图和底视图。在底侧 的场环用于边沿终止和减少在管芯边界处的电场（不同于IGBT，在B2器件中，耗尽区域开 始于集电极（底）3020侧）。
[0390] 因为该器件工作在共射模式下，图30F的β图形是特别重要的，因为在β小于约 0. 75时，器件变得比IGBT效率低。在预期操作点，β约为2. 5,具有有效的Vce(sat)有效 约0. 5V，在更低的电流密度处甚至更低。
[0391] 驱动1C的改讲
[0392] 应当指出的是，这里的描述是指单个功率晶体管管芯的多个基极指，但也适用于 分布在多功率晶体管管芯的指。假定总是有微控制器或其他精密数字机通过控制算法作 用，使PWM和其他输出基于从ADC通道接收的信息（参见例如图2B)。此外，PM0S晶体管用 于正向开关，这可以由具有适当的自举或辅助电源电路的NM0S取代。此处的驱动器是对所 有类型的电流-输入器件有用的，例如碳化硅BJT，GT0晶闸管，标准BJT器件和BMJFET(双 极模式JFET)。
[0393] 感应基极驱动
[0394] 图27A，B，C示出了驱动器，因为+/_输出级，其能够驱动NPN或PNP器件；
[0395] 图27D，E是基极指驱动器，其也可利用标准CMOS低成本过程建立，但简化用于一 极驱动或另一极，而不是两个同时；
[0396] 图27F示出驱动器的SPICE仿真的图，并指示PWM机制所需的设计特点，以实现灵 活，尚效和非常快的基极驱动响应。
[0397] 毎基极指驱动器的双PWM
[0398] 基极处的快速开/关电流的关键思想是双PWM系统，其中PWM1是利用快速低电压 片上晶体管实现的（因为它只看到Vbe)并将感应电流栅控到基极。它也可以迅速对基极 所存储的电荷放电。
[0399] PWM1就像用于晶体管的标准类型PWM控制信号（虽然在PWM位置可以以特定的方 式来控制，并且是从一个基极指到另一个独立的，这将在下面描述）。
[0400] PWM2是更快速率的PWM，其控制电感器L1上的同步降压型布置，将较高DC电源电 压转换为Vbe电压。
[0401] 如波形中所示，PWM2可用于在电感器电流以高速和全强度被栅控到基极输出之 前，在PWM1的断开时间内预充电电感电流。
[0402] 在"导通"期间，PWM2可以动态调整，例如用于基于来自类似于图2B中的ADC通道 的晶体管工作条件的仪器读数的动态饱和控制。保持晶体管在完全断开之前正好在饱和之 内给出最低E# (能量断开）数字。
[0403] 图27D，E具有基极指本身和来自基极前的电流检测电阻器的ADC上升。这允许实 际基极电流和基极电压的测量。
[0404] 独立/半独立多指PWM驱动器
[0405] 每个指驱动器有它自己的PWM1和PWM2发生器，其在软件控制下驱动，以独立于其 他指驱动器控制导通时间，断开时间。这种能力可以在软件中使用，正确用于较大的功率晶 体管芯中的非均匀性。
[0406] 图33⑶示出逻辑电路，其能够重新定时来自例如现有PWM控制1C的现有PWM信 号。通过独立地调整最终开关位置，晶体管区域之间的任何不匹配能够被调谐去除（前面 提到过），而且任何晶体管存储时间延迟（其增加断开时间，使PWM信号畸变）可以被隐藏， 具有与导通位置的对应额外延迟-最终开关波形将是延迟的，但整体忠实再现PWM输入。大 多数模拟反馈控制1C将不会注意到这轻微的延迟。
[0407] 组合多相驱动器用于单一输出h的纹波抑制：
[0408] 图27(G)给出了另一个其他选项，用于多相多指基极电流发生器馈送入一端-对 于标准晶体管（如碳化硅BJT器件）而言是好的。每个驱动器的多相操作可以平滑基极电 流纹波，如从图27(H)中可以看出，同时仍然保持非常快的开/关的基极电流控制。它具有 较高的PWM2频率的净效果，但保持了较低频率的低损失。
[0409] 3D驱动器/功率晶体管堆叠：
[0410] 在图33A中所示的物理结构具有使用插入器柔性印刷电路板永久地附着到功率 晶体管（T2，I2，B2或其他）的驱动器芯片。可以增加电感器，电容器和其它表面安装元件。 智能驱动器1C用凸块技术从上倒装芯片式（WLCSP(晶片级芯片尺寸封装））焊安装的印刷 电路板。功率晶体管器件是使用晶片级凸块技术从下焊安装。
[0411] 其它选项可以看到从硅衬底构成的插入器，以消除管芯之间的任何CTE(热膨胀 系数）的问题。或者，主晶体管管芯上可以形成有附加图案化的电介质（例如聚酰亚胺）/ 金属化层上，以在功率晶体管上直接有效地建立插入器的等效，然后可以在功率晶体管中 焊接电感器和驱动器管芯。
[0412] 多处的功率晶体管的管芯h淵度感测：
[0413] 每基极指代表PN结，因此有良好定义的正向电压（VF)相对于温度。不取Vbe的 绝对电压测量（这是一种选择），更准确地取在一个电流电平处的Vf测量，然后在不同的电 流电平取另一测量。读数的差值随温度变化，并消除了大的未知初始Vf电压。
[0414] 电感器驱动的基极波形（图27F)具有在其内的变化的电流电平，因此通过在其中 基极电流高，再次其中基极电流较低的间隔利用每个指驱动的不同的ADC通道采样，则管 芯温度的合理映射始终可用于控制软件。这无需将特定温度传感器添加到系统或驱动器管 芯（另一种可能性）。
[0415] 图35 (A)是对标准的CMOS工艺的小的修改，以优化它用于特别是NPN版本的功率 晶体管的驱动器的作用，其中大部分PWM导电电流是通过NFET器件至/从0V。N+源极扩 散具有比正常更深的扩展，以直接连接到N+衬底，这继而可以焊料接合到图33的金属盖。
[0416] 过程的修改较小-类似于在CMOS工艺上常见的深N阱的过程。
[0417] 所得NM0S器件具有完全垂直的电流导电路径-在衬底和接合焊盘之间。这意味 着，没有横向电流通过CMOS芯片的通常薄的金属化，以便避免电迀移的问题，该问题趋向 于限制电流到几mA/微米宽度。具有接合焊盘在有源硅区域上，意味着它们不会增加消耗 的有源区域。
[0418] 图35⑶示出了使用CMOS芯片的向/从驱动器1C的分离的功率和数据的简化同 步整流器系统。由首先主（驱动器）然后从（CMOS驱动器芯片）对AC开关的边缘的相位 调制可以连同功率传送一起在每个方向传递数字信息。
[0419] 软件和固件:
[0420] 当上述的功能与具有片上非易失（NV)存储器的微控制器相结合时，存在最终解 决过去困扰少数载流子器件，如GT0晶闸管和BJT器件的几个问题的机会。
[0421] 这些问题包括：
[0422] -导致晶体管的这些部分过早失效的大管芯上的电流拥挤。
[0423] -比平均更高增益，更高温度或更高的载流子寿命
[0424] -电流增益的部件到部件的变化，其中替换部件不与原始部件相同工作
[0425] -断开，动态击穿热点-导致GT0晶闸管故障。
[0426] 在制造驱动器/晶体管堆后，校准例程可以整个器件上执行。
[0427] 一种这样的例程测试开路二极管测试，其给出近似的少数载流子寿命，并甚至可 以不经专门测试固定工具来完成。驱动器可以导通Vbe结，简单地测量让其浮动后与Vbe 结的电压降的速率。
[0428] 校准的结果被存储在驱动器1C上的非易失性存储器中，例如闪存/0ΤΡ或熔丝存 储器。
[0429] 校准例程可以在顺序运行每个指驱动器通道的专门测试固定工具中执行，并确定 功率晶体管管芯的仅该区域的性能。以及校正数据，非易失性存储器可以保存默认值，例如 温度跳变点。
[0430] 稍后在器件的正常操作期间使用的校准值，以补偿功率晶体管中固有的变化和外 部元件（例如电感的变化），使得从最终用户看，每个器件正确地和几乎与相同类型的任何 其他器件相同的操作。
[0431] 例如，如果驱动器芯片软件接受以mA的电流限制的数字输入，它可以使用其自己 的针对器件的X和Y区域的每个指驱动器的β比例因子的查找（利用2D查找表），并通过 独立于每个PWM指驱动器通道来控制导通时间和断开时间，以满足所命令的电流。
[0432] 大的管芯上的电流拥挤将降低，利用器件的简单串联/并联连接来实现互换性。
[0433] 随温度变化的参数能够被调谐去除，给定来自管芯的特定区域的温度测量和晶体 管参数参数随温度的已知变化。
[0434] 已知在大管芯上的时序变化导致在断开过程中功率器件的动态击穿故障，尤其是 依赖于长少数载流子寿命以保持低开关损耗的那些功率器件。例如GT0晶闸管（在芯处的 ΡΝΡ宽基极晶体管）具有相对良好的导通特性，但在断开期间，在动态击穿期间管芯区域上 载流子寿命，电阻率和掺杂水平的变化使得断开过程不均。这可能意味着最后恰好是最后 断开的小区域必须临时传导所有的开关电流，并会烧坏。这个问题是可以利用智能驱动器 解决的，智能驱动器使用经由PWM应用于每个指驱动器以抵消断开时间变化的独立预校准 定时。
[0435] 最后，利用数字接口，有机会来隐藏BJT型器件的不可避免的存储时参数，其中在 可以断开器件之前，需要设定的时间量从基极移除电荷。如果智能驱动器接受PWM导通和 断开时间为数字字，已知的存储时间可以从给定的断开时间中减去，在正确的时间点来定 位断开边沿。
[0436] 矩阵转换器增压系统
[0437] 相比于标准的仅DC开关，AC版本的T2器件似乎对于矩阵转换器应用是理想的。 对于矩阵转换器电机驱动，仍有唯一一个大缺点：它只能产生输入电压的约86%的输出。 这将阻止矩阵转换器作为标准的DC总线三相逆变器的随意替换。
[0438] 这样做的一个简单的解决方案是使用自动变压器以提高AC输入电压14%。
[0439] 然而，用50或60Hz变压器，这些将是笨重的，并消除矩阵转换器的大部分优点。为 了解决此限制，高频AC-AC功率转换器在图32中提出。不同于基于AC->DC-AC的高频变 压器，它具有固有的双向性，因此它不会失去矩阵转换器关于制动和再生的固有优势。
[0440] AC-AC变压器并不大，仅为矩阵变频器的功率的14%。
[0441] 传统的3相电机夺频器
[0442] T2, 12和B2型器件仍然可以应用于减少如图36的标准AC-DC-AC拓扑中的功耗 和成本。这里，器件可以在约0.25V的有效正向电压处执行主电压整流和输出开关降低，减 小功率损失大约4倍。12器件特别适合作为高侧开关，单个驱动器可以激活具有公共供电 轨道的许多交换机-不同于NFET或IGBT高侧开关（其需要单独的浮动电源和驱动器芯片 用于每个驱动器）。
[0443] 低漏电继电器触点
[0444] 相比于机电继电器，通过增加器件面积，T2开关的导通电阻可以变为同样低。漏 电流可以与器件的面积成比例地增加，甚至在断开时，可能由毫安的泄漏-足以引起某些 负载的问题。
[0445] 图34提出了当Q1断开时使用并联元件Q2器件将该漏电流旁路绕过负载的方案， 其中当Q1是导通电阻远低于负载电阻时，此解决方案将很好地工作。
[0446] 取微微安培级的漏电流，即使以非常低的阻抗负载，Q3可以添加并且其与Q1导通 和断开。当导通时，它必须取满负载电流，但是当断开时，仅需支持典型IV以下，因此实际 上可以建立在驱动器芯片上，其中超低导通电阻FET占据了仅几mm2(在0. 35uCMOS中1. 5 晕欧*mm)〇
[0447] 应当理解，本发明可以在以下各条中描述：
[0448] 1.-种功率开关半导体器件，具有双极构造和PNP或NPN结构，其中少数载流子从 由相反极性和更高掺杂的相邻扩散引起的耗尽区域或由形成的结型晶体管通常保持不工 作并在电路外的基极端注入，所述结型晶体管中有相邻扩散的侵占或预先沉积的结。
[0449] 2.根据条款1的功率开关半导体器件，其中轻掺杂的漂移区域支持高反向偏置电 压，所述漂移区域包括晶体管的基极。
[0450] 3.根据前述任一条款的功率开关半导体器件，其中导电发生在支持作为AC开关 操作的两个象限中发生。
[0451] 4.根据前述任一条款的功率开关半导体器件，具有两个基极连接，一个在晶片的 一侧，以支持高效的AC开关增益。
[0452] 5.根据前述任一条款的功率开关半导体器件，具有一个基极连接，在晶片的一侧， 由单一DC基极电源驱动。
[0453] 6.根据前述任一条款的功率开关半导体器件，具有基极电压/电流驱动的微处理 器控制的降压调节，以及到微处理器的算法的模拟到数字反馈信息
[0454] 7.-种功率开关半导体器件，具有PNP或NPN结构，其中少数载流子从由相反极性 和更高掺杂的相邻扩散引起的耗尽区域通常保持不工作并在电路外的基极端注入，其中， 使用专用的发射极端将少数载流子注入在半导体的上部，其中，在半导体的下侧形成横向 位移的两个集电极，以形成开关端子。
[0455] 8,根据前述任一条款的功率开关半导体器件，其中用于对器件的基极供电的能量 从器件的导电压降导出。
[0456] 9.根据前述任一条款的功率开关半导体器件，其中发射极/集电极区域被蚀刻， 然后用掺杂物扩散。
[0457] 10.根据前述任一条款的功率开关半导体器件，其中存在准PNP(对于整体NPN器 件）或NPN(对于整体PNP构造）/准JFET电极结构。
[0458] 11.根据前述任一条款的功率开关半导体器件，其中导电同步于主电压周期波形 以进行过零开关。
[0459] 12.根据前述任一条款的功率开关半导体器件，用于同步整流主AC功率，以与标 准半导体二极管的Vf相比降低功率损耗。
[0460] 13.根据前述任一条款的功率开关半导体器件，其中多晶硅沟槽填充用于形成高 掺杂和/或薄面间氧化物特征的发射极/集电器。
[0461] 14.根据前述任一条款的功率开关半导体器件，其中通过硅锗或其他电场分级技 术，集电极/发射极受到减少的少数载流子注入。
[0462] 15.根据前述任一条款的功率开关半导体器件，形成3D或堆叠器件，以给出更高 的功率能力和/或更高的灵敏度和更低的导电损耗。
[0463] 16.根据前述任一条款的功率开关半导体器件，其中堆叠结构用于增加最终制品 的表面面积，以避免需要专用散热器。
[0464] 17.根据前述任一条款的功率开关半导体器件，在其算法内并入双极扩散电流传 输的电荷控制模型。
[0465] 18.根据前述任一条款的功率开关半导体器件，其使用在过零时刻附近开关的辅 助晶体管抽取电路从负载自供电。
[0466] 19.根据前述任一条款的功率开关半导体器件，其中最终制品被校准，并且系数被 存储在晶体管安装的非易失性存储器中。
[0467] 20,根据前述任一条款的功率开关半导体器件，使用凹基极接触（辅助晶体管发 射极），使得在CE电极突出时允许与相互间隔的导体片3D器件堆叠以进行热提取和导电。
[0468] 21.根据前述任一条款的功率开关半导体器件，使用LF功率波形和RF数据波形的 变压器耦合布置，允许多个智能节点之间的数据联网和隔离功率。
[0469] 22.根据前述任一条款的功率开关半导体器件，其中所需控制系统可以通过使用 内置升压转换器来供电，所述升压转换器作用于从主半导体开关的通过电流可用的能量。
[0470] 23.根据前述任一条款的功率开关半导体器件，作用于整体容量，作为要保护的电 路的双端保险丝。
[0471] 24.-种功率开关半导体，具有电流模式基极控制，其中电阻性DAC或DAC用于 根据控制程序，响应于器件的所测量的操作条件来控制功率半导体的整个或单个基极的电 流。
[0472] 25. -种根据前述任一条款的功率开关半导体的阵列，与多通道控制电路组合，以 实现矩阵转换的A