Tft阵列基板及其制造方法、显示装置的制造方法
【技术领域】
[0001] 本发明的实施例一般地设及显示技术领域，并且具体地，设及能够提高显示面板 的分辨率的TFT阵列基板及其制造方法、包括该TFT阵列基板的显示装置。
【背景技术】
[0002] TFT(化in Film Transistor,薄膜晶体管）阵列基板广泛地应用于显示器的显示 面板中，特别是低溫多晶娃阵列基板拥有高迁移率的优点，并且反应速度快，是近年来逐渐 被看好的一种用在显示面板中的阵列基板，在高分辨率、高画质的有机电致发光显示和液 晶显示面板上被越来越多地采用。在高分辨率的显示面板中，需要多个很小尺寸的薄膜晶 体管，对薄膜晶体管阵列基板的工艺实现、电学性能、可靠性的要求更高。特别是现有的低 溫多晶娃薄膜晶体管阵列基板应用于有机电致发光二极管显示技术中时，其驱动薄膜晶体 管一般需要较长的沟道，从而会占用较大的基板面积，对高分辨的设计是一个限制。
[0003] 图1为现有的一种低溫多晶娃薄膜晶体管阵列基板的结构示意图，包含基板1、有 源层2、栅极绝缘层3、栅极层4、中间绝缘层5、穿透中间绝缘层及栅极绝缘层的过孔、源和漏 电极层6和7、平坦化层8和像素电极层9。实现运种现有的阵列基板至少需要用于形成有源 层、栅极层、过孔、源和漏电极层、平坦化层和像素电极层的六道掩膜版。在高分辨率的阵列 基板制备过程中，沟道长度是一个关键因素，特别是对有机电致发光二极管显示器件中的 驱动薄膜晶体管来说，其沟道长度化可达几十微米，将占用较大的面积，不利于高分辨的实 现。
【发明内容】
[0004] 为了克服现有技术存在的上述和其它问题和缺陷中的至少一种，提出了本发明。
[0005] 根据本发明的一个方面，提出了一种TFT阵列基板，包括:衬底基板;和位于衬底基 板上的两个薄膜晶体管，每个薄膜晶体管包括具有源区和漏区的有源层，运两个薄膜晶体 管的两个有源层在垂直于衬底基板的方向上相互叠置，且运两个有源层中的一个有源层的 漏区与另一个有源层的源区电连接，使得运两个薄膜晶体管串联连接。
[0006] 在一个实施例中，所述两个有源层可W包括形成在衬底基板上的第一有源层和位 于第一有源层上方的第二有源层，所述两个薄膜晶体管还可W包括至少位于第一有源层和 第二有源层之间的覆盖在第一有源层上的第一栅极绝缘层、覆盖在第一栅极绝缘层上的第 二栅极绝缘层、和一个栅极，该栅极位于第一栅极绝缘层和第二栅极绝缘层之间W用作运 两个薄膜晶体管的公共栅极，且第二有源层设置在第二栅极绝缘层上。
[0007] 在一个实施例中，该TFT阵列基板设置有贯穿第一栅极绝缘层和第二栅极绝缘层 W露出第一有源层的漏区的通孔，并且第二有源层可W包括位于该通孔内W电连接第一有 源层的漏区和第二有源层的源区的连接部分。
[000引在一个实施例中，一个薄膜晶体管可W包括位于衬底基板上的第一栅极、覆盖在 第一栅极上的第一栅极绝缘层和位于第一栅极绝缘层上的第一有源层，另一个薄膜晶体管 可W包括位于第一有源层上方的第二有源层、覆盖第二有源层的第二栅极绝缘层和位于第 二栅极绝缘层上的第二栅极，并且第二有源层的源区可W与第一有源层的漏区电连接。
[0009] 在一个实施例中，上述TFT阵列基板还可W包括覆盖在所述一个薄膜晶体管上的 层间绝缘层，其中第二有源层位于层间绝缘层上。
[0010] 在一个实施例中，上述TFT阵列基板设置有贯穿层间绝缘层W露出第一有源层的 漏区的通孔，并且第二有源层可W包括位于该通孔内W电连接第一有源层的漏区和第二有 源层的源区的连接部分。
[0011] 在一个实施例中，上述TFT阵列基板还可W包括与第一有源层的源区电连接的源 电极层和与第二有源层的漏区电连接的像素电极层。
[0012] 在一个实施例中，所述连接部分可W包括由与第二有源层相同的材料形成并渗杂 的部分。
[0013] 在一个实施例中，所述有源层可W包括低溫多晶娃层。
[0014] 根据本发明的另一个方面，提供了一种制造 TFT阵列基板的方法，包括下述步骤：
[0015] 提供衬底基板;W及
[0016] 在衬底基板上形成两个薄膜晶体管，使得运两个薄膜晶体管的两个有源层在垂直 于衬底基板的方向上相互叠置，每个薄膜晶体管包括具有源区和漏区的有源层，且运两个 有源层中的一个的漏区与另一个的源区电连接，由此串联连接运两个薄膜晶体管。
[0017] 在一个实施例中，形成薄膜晶体管的步骤可W包括：
[0018] 在衬底基板上形成第一半导体材料层，并采用第一掩模对第一半导体材料层进行 图案化W形成第一有源层；
[0019] 形成覆盖第一有源层的第一栅极绝缘层；
[0020] 在第一栅极绝缘层上形成栅极材料层，并采用第二掩模对栅极材料层进行图案化 W形成位于第一有源层上方的栅极；
[0021 ]形成覆盖栅极和第一栅极绝缘层的第二栅极绝缘层；
[0022] 采用第=掩模形成贯穿第二栅极绝缘层和第一栅极绝缘层W露出第一有源层的 漏区的通孔；W及
[0023] 在第二栅极绝缘层上形成第二半导体材料层，并采用第一掩模对第二半导体材料 层进行图案化W形成第二有源层，第二有源层的一部分位于通孔内，W电连接第一有源层 的漏区和第二有源层的源区。
[0024] 在一个实施例中，形成第一半导体材料层和/或第二半导体材料层的步骤可W分 别包括:形成非晶娃层；W及采用准分子激光晶化、金属诱导晶化或固相晶化工艺将非晶娃 层转变成多晶娃层。
[0025] 在一个实施例中，在形成第一有源层之前，或者在形成第一有源层之后且在形成 第一栅极绝缘层之前，该方法还可W包括:在衬底基板上形成导电材料层，并采用第四掩模 将导电材料层图案化为漏电极层，其中第一有源层的一部分与漏电极层的一部分重叠。
[0026] 在一个实施例中，该方法还可W包括：
[0027] 在形成栅极之后且在形成第二栅极绝缘层之前，W栅极为遮挡掩模进行第一离子 注入工艺，W对第一有源层的源区和漏区进行离子渗杂；W及
[0028] 在形成第二有源层之后，W第二掩模为另一遮挡掩模进行第二离子注入工艺，W 对第二有源层的源区和漏区进行离子渗杂。
[0029] 在一个实施例中，该方法还可W包括:在形成第二有源层之后，W第二掩模为遮挡 掩模进行离子注入工艺，W对第一有源层和第二有源层的源区和漏区进行离子渗杂。
[0030] 在一个实施例中，在对第二有源层进行离子渗杂时，第二有源层位于通孔内的部 分也可W被渗杂。
[0031] 在一个实施例中，该方法还可W包括：
[0032] 采用第五掩模在衬底基板上形成覆盖第二有源层和第二栅极绝缘层的平坦化层； W及
[0033] 采用第六掩模在平坦化层上形成像素电极层，像素电极层与第二有源层的漏区电 连接。
[0034] 根据本发明的又一个方面，提供了 一种显示装置，包括上述任一实施例中的TFT阵 列基板，或包括根据上述任一实施例中的方法制造的TFT阵列基板。
[0035] 本发明的实施例，提供了一种TFT阵列基板及其制造方法、显示装置。该TFT阵列基 板，包括在垂直于衬底基板的方向上相互叠置的两个有源层，运两个有源层相互电连接，如 一个有源层中的漏区与另一个有源层中的源区电连接，W形成在垂直方向上层叠且串联连 接的两个薄膜晶体管，使得能够在保持总的有效沟道长度不变的同时，减小或节省每个薄 膜晶体管在基板上所占的面积，有利于显示面板的高分辨率设计，从而满足薄膜晶体管在 高分辨显示面板的应用中对沟道长度较为敏感的需求。
【附图说明】
[0036] 通过参考附图能够更加清楚地理解本发明的特征和优点，附图是示意性的而不应 理解为对本发明进行任何限制，在附图中：
[0037] 图1为示出现有技术中的一种TFT阵列基板的一部分的结构的剖视图；
[0038] 图2为示出根据本发明的一个示例性实施例的TFT阵列基板的一部分的结构的剖 视图；
[0039] 图3为示出根据本发明的另一个示例性实施例的TFT阵列基板的一部分的结构的 剖视图；W及
[0040] 图4a-4d为示出根据本发明的一个示例性实施例的制造 TFT阵列基板的方法的步 骤的示意图。
【具体实施方式】
[0041] 下面将结合附图，对本发明的实施例进行详细的描述。在本说明书中，相同或相似 的部件由相同或类似的附图标号指示。下述参照附图对本发明的各实施方式的说明旨在阐 述本发明的总体构思，而不应当理解为对本发明的一种限制。
[0042] 另