的凹槽槽壁为曲面的半导体器件的剖面示意图；
[0028]图8是本发明实施例三提供的介质层为一层的半导体器件的剖面示意图；
[0029]图9a_图9b是本发明实施例四提供的没有介质层的半导体器件剖面示意图；
[0030]图10是本发明实施例五提供的源场板尾部长度为零的半导体器件的剖面示意图。
【具体实施方式】
[0031]下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
[0032]实施例一
[0033]图2a_图2c是本发明实施例一提供的有介质层的半导体器件的剖面示意图，图3是本发明实施例一提供的半导体器件的俯视图。如图2a_图2c所示，该半导体器件包括衬底11 ;位于衬底11上的半导体层12 ;位于半导体层12上的源极13、漏极14以及位于源极13和漏极14之间的栅极15 ;位于半导体层12上的源场板19，依次包括与源级13电连接的起始部分191、与半导体层12间存在空气的第一中间部分192、覆盖在栅极15和漏极14之间的半导体层12上的第二中间部分193和与半导体层12间存在空气的尾部194。其中，源场板19的材料为金属材料，通过空气桥金属工艺形成，源场板金属的具体厚度可根据设计需求或工艺能力而定。
[0034]参见图2b，该半导体器件还包括位于半导体层12之上的介质层，第二中间部分193覆盖在介质层上。该介质层至少为一层，示例性的，本实施例的介质层包括第一介质层16和第二介质层17。相应的，第二中间部分193覆盖在第二介质层17上。在该结构中，器件内部栅极近漏端的电场并不是很强，不需要对介质层进行刻蚀，部分源场板覆盖在介质层表面即可满足对电场的调制需求。
[0035]进一步的，参见图2a，介质层上有凹槽18，第二中间部分193位于凹槽18内。示例性的，介质层包括第一介质层16和第二介质层17，凹槽18位于第二介质层17中。该结构中，第二中间部分193距离强电场区域较近，对强电场的调制效果好。
[0036]进一步的，如果器件内部栅极近漏端电场强度非常大，可通过加深刻蚀凹槽深度来实现对强电场的调制效果。参见图2c，该半导体器件还包括位于半导体层12之上的介质层，且设置有贯穿介质层，并延伸到半导体层12内的凹槽18，第二中间部分193位于凹槽18内。该结构中，第二中间部分193距离强电场区域更近，对强电场的调制效果更加明显。
[0037]上述介质层对器件表面进行钝化和保护，介质层的材料包括SiN、Si02、S1N、A1203、Hf02, HfAlOx中的任意一种或任意几种的组合。
[0038]上述凹槽18可通过空气桥光刻自对准刻蚀工艺形成，其在半导体层12上的位置自行与源场板19及栅极15对准，避免了再次单独进行凹槽光刻引入的套刻偏差，提高了成品率，并且降低了生产成本。
[0039]本实施例中，衬底11可以是氮化镓、铝镓氮、铟镓氮、铝铟镓氮、磷化铟、砷化镓、碳化硅、金刚石、蓝宝石、锗、硅中的一种或多种的组合，或任何其他能够生长III族氮化物的材料。
[0040]半导体层12的材料可以包括基于II1-V族化合物的半导体材料，具体的，半导体层12可包括:
[0041]位于衬底11上的成核层121，该成核层121影响位于其上的异质结材料的晶体质量、表面形貌以及电学性质等参数，起匹配衬底材料和异质结结构中半导体材料层的作用。
[0042]位于成核层121上的缓冲层122，缓冲层122能够保护衬底11不被一些金属离子侵入，又能够粘合需要生长于其上的其他半导体材料层的作用，缓冲层122的材料可以是AlGaN、GaN或AlGaInN等III族氮化物材料。
[0043]位于缓冲层122上的沟道层123，位于沟道层123上的势皇层124，势皇层124的材料可以为AlGaN，沟道层123和势皇层124形成异质结结构，异质界面处形成有2DEG (Two-Dimens1nal Electron Gas，二维电子气)沟道(图2a中虚线所示)，其中，沟道层123提供了 2DEG运动的沟道，势皇层124起势皇作用。
[0044]位于势皇层124上的源极13和漏极14分别与2DEG接触，位于源极13和漏极14之间且位于势皇层124上的栅极15，栅极15也可以是T形栅，当栅极15上施加适当的偏压时，电流通过沟道层123和势皇层124界面之间的2DEG沟道在源极13和漏极14之间流动。
[0045]其中，凹槽18是通过空气桥光刻自对准刻蚀工艺形成，其在介质层上的位置自行与源场板19及栅极15对准，避免了再次单独进行凹槽18光刻引入的套刻偏差，提高了成品率，降低了生产成本，并且凹槽18区域的源场板金属II距离强电场区域更近，能够有效进行电场调制，增大击穿电压，减小漏电。
[0046]源场板第一中间部分192为空气桥结构，其与栅极15、栅源区域及部分栅漏区域的介质层不直接接触，之间的距离比较远，并且使用介电常数非常小的空气进行隔离，减小了寄生栅源电容及寄生电阻；源场板尾部194也不与栅漏区域的介质层接触，更进一步减小了寄生栅源电容及寄生电阻。
[0047]进一步的，如图3所示，本发明中第一中间部分192包括至少两个垮桥结构，任一个垮桥结构的一端与源极13电连接，另一端连接到凹槽18中，可以减小源场板金属与栅极15及二维电子气导电沟道的交叠面积，进一步减小寄生栅源电容及寄生电阻，跨桥结构的数量及结构可根据具体设计和工艺而定。
[0048]进一步的，如图4所示，第一中间部分192的垮桥结构可以是弧形结构，可以更进一步减小源场板金属与栅极15及二维电子气导电沟道的交叠面积，进一步减小寄生栅源电容及寄生电阻。
[0049]下面，对本发明实现上述半导体器件的制备方法做详细说明。
[0050]图5a_图5e是本发明实施例一提供的半导体器件的制备方法各步骤对应结构的剖面图，该半导体器件的制备方法用于制备上述半导体器件，该制备方法包括:
[0051]步骤S11、在衬底11上形成半导体层12。
[0052]参见图5a，具体地，可在衬底11上顺次形成成核层121、缓冲层122、沟道层123和势皇层124，其中，沟道层123和势皇层124形成异质结结构，异质结界面处形成有2DEG。
[0053]步骤S12、在半导体层12上形成源极13、漏极14及位于源极13和漏极14之间的栅极15。
[0054]参见图5b，源极13和漏极14分别与异质结界面处的2DEG接触，源极13和漏极14的形成工艺可包括高温退火法或重掺杂法或离子注入法等。
[0055]步骤S13、采用空气桥金属工艺形成源场板19。
[0056]其中，源场板19依次包括与源级电连接的起始部分191、与半导体层12间存在空气的第一中间部分192、覆盖在栅极15和漏极14之间的半导体层12上的第二中间部分193和与半导体层12间存在空气的尾部194。
[0057]空气桥金属工艺可以包括金属电子束蒸发工